rev. d
adsp-2181
–4–
• sports 支持 串行 数据 文字 长度 从 3 至 16 位
和 提供 optional 一个-law 和
µ
-law companding 符合
至 ccitt 推荐 g.711.
• sport receive 和 transmit sections 能 发生 唯一的
中断 在 完成 一个 数据 文字 转移.
• sports 能 receive 和 transmit 一个 全部 圆形的 缓存区 的
数据 和 仅有的 一个 overhead 循环 每 数据 文字. 一个 中断
是 发生 之后 一个 数据 缓存区 转移.
• sport0 有 一个 multichannel 接口 至 selectively receive
和 transmit 一个 24- 或者 32-文字, 时间-分隔 多路复用,
串行 bitstream.
• sport1 能 是 配置 至 有 二 外部 中断
(
IRQ0
和
IRQ1
) 和 这 标记 在 和 标记 输出 信号. 这
内部 发生 串行 时钟 将 安静的 是 使用 在 这个
配置.
管脚 描述
这 adsp-2181 是 有 在 128-含铅的 tqfp 和 128-含铅的
pqfp 包装.
管脚 函数 描述
#
管脚 的 输入/
名字(s) 管脚 输出 函数
地址 14 O 地址 输出 管脚 为 程序,
数据, 字节, 和 i/o spaces
数据 24 i/o 数据 i/o 管脚 为 程序 和
数据 记忆 spaces (8 msbs
是 也 使用 作 字节 空间
地址)
重置
1 I 处理器 重置 输入
IRQ2
1 I 边缘- 或者 水平的-敏感的
中断 要求
IRQL0
,
IRQL1
2 I 水平的-敏感的 中断
Requests
IRQE
1 I 边缘-敏感的 中断
要求
BR
1 I 总线 要求 输入
BG
1 O 总线 grant 输出
BGH
1 O 总线 grant hung 输出
PMS
1 O 程序 记忆 选择 输出
DMS
1 O 数据 记忆 选择 输出
BMS
1 O 字节 记忆 选择 输出
IOMS
1 O i/o 空间 记忆 选择 输出
CMS
1 O 联合的 记忆 选择 输出
RD
1 O 记忆 读 使能 输出
WR
1 O 记忆 写 使能 输出
MMAP 1 I 记忆 编排 选择 输入
BMODE 1 I 激励 选项 控制 输入
clkin,
XTAL 2 I 时钟 或者 quartz 结晶 输入
#
管脚 的 输入/
名字(s) 管脚 输出 函数
CLKOUT 1 O 处理器 时钟 输出
SPORT0 5 i/o 串行 端口 i/o 管脚
SPORT1 5 i/o 串行 端口 1
或者
二 外部
IRQ
s, 标记 在 和 标记 输出
IRD
,
IWR
2 I idma 端口 读/写 输入
是
1 I idma 端口 选择
IAL 1 I idma 端口 地址 获得
使能
IAD 16 i/o idma 端口 地址/数据 总线
IACK
1 O idma 端口 进入 准备好
Acknowledge
PWD
1 I 电源-向下 控制
PWDACK 1 O 电源-向下 控制
fl0, fl1,
FL2 3 O 输出 flags
pf7:0 8 i/o 可编程序的 i/o 管脚
EE 1 * (emulator only*)
EBR
1 * (emulator only*)
EBG
1 * (emulator only*)
ERESET
1 * (emulator only*)
EMS
1 * (emulator only*)
EINT
1 * (emulator only*)
ECLK 1 * (emulator only*)
ELIN 1 * (emulator only*)
ELOUT 1 * (emulator only*)
地 11 – 地面 管脚
VDD 6 – 电源 供应 管脚
*these adsp-2181 管脚 必须 是 连接
仅有的
至 这 ez-ice
连接器 在
这 目标 系统. 这些 管脚 有 非 函数 除了 在 emulation, 和
做 不 需要 拉-向上 或者 拉-向下 电阻器.
中断
这 中断 控制 准许 这 处理器 至 respond 至 这
eleven 可能 中断 和 重置 和 最小 overhead.
这 adsp-2181 提供 四 专心致志的 外部 中断
输入 管脚,
IRQ2
,
IRQL0
,
IRQL1
和
IRQE
. 在 增加,
sport1 将 是 reconfigured 为
IRQ0
,
IRQ1
, 标记_在 和
标记_输出, 为 一个 总的 的 六 外部 中断. 这 adsp-
2181 也 支持 内部的 中断 从 这 计时器, 这 字节
dma 端口, 这 二 串行 端口, 软件 和 这 电源-向下
控制 电路. 这 中断 水平 是 内部 prioritized 和
individually maskable (除了 电源 向下 和 重置). 这
IRQ2
,
IRQ0
和
IRQ1
输入 管脚 能 是 编写程序 至 是
也 水平的- 或者 边缘-敏感的.
IRQL0
和
IRQL1
是 水平的-
敏感的 和
IRQE
是 边缘 敏感的. 这 priorities 和 vector
地址 的 所有 中断 是 显示 在 表格 i.
: 点此下载
