ad7884/ad7885
rev. c
–12–
这 第二 方法 是 至 使用 这
BUSY
输出 的 这 ad7884 至
发生 一个 中断 在 这 mc68000. 因为 的 这 nature 的
它的 中断, 这 mc68000 需要 额外的 逻辑 (不
显示 在 图示 18) 至 准许 它 至 是 interrupted correctly. 为
全部 信息 在 这个, 咨询 这 mc68000 用户’s 手工的.
ad7884 至 80286 接口
这 80286 是 一个 先进的 高 效能 处理器 和 spe-
cial 能力 aimed 在 multiuser 和 multitasking 系统.
图示 19 显示 一个 接口 配置 为 这 ad7884 至
此类 一个 系统. 便条 那 仅有的 信号 相关的 至 这 ad7884
是 显示. 为 这 全部 80286 配置 谈及 至 这 iapx
286 数据 薄板 (基本 系统 配置).
在 图示 19 转换 是 started 用 writing 至 一个 选择 ad-
dress 和 造成 它
CS2
至 go 低. 当 转换 是 com-
plete,
BUSY
变得 高 和 initiates 一个 中断. 这 处理器
能 然后 读 这 转换 结果.
82288 总线
控制
MRDC
CLK
82284 时钟
发生器
CLK
8282 或者
8283
获得
8286 或者 8287
TRANSCEIVER
DECODE
电路系统
CS1
CS2
8259A
中断
控制
CLK
80286
CPU
d – d
15 0
一个 – 一个
23 0
AD7884
RD
CS
CONVST
DB15
DB0
BUSY
ir – ir
07
记忆 读
图示 19. ad7884 接合 至 基本 iapx 286 系统
: 点此下载
