IDT70V28L
高-速 3.3v 64k x 16 双-端口 静态的 内存 工业的 和 商业的 温度 范围
10
注释:
1. 端口-至-端口 延迟 通过 内存 cells 从 writing 端口 至 读 端口, 谈及 至 "定时 波形 的 写 和 端口-至-端口 读 和
BUSY
(m/
S
= v
IH
)".
2. 至 确保 那 这 早期 的 这 二 端口 wins.
3. t
BDD
是 一个 计算 参数 和 是 这 更好 的 0, t
WDD
–
t
WP
(真实的), 或者 t
DDD
–
t
DW
(真实的).
4. 至 确保 那 这 写 循环 是 inhibited 在 端口 "b" 在 contention 在 端口 "一个".
5. 至 确保 那 一个 写 循环 是 完成 在 端口 "b" 之后 contention 在 端口 "一个".
标识 参数
70V28L15
com'l 仅有的
70V28L20
com'l
&放大; ind
单位
最小值 最大值 最小值 最大值
BUSY
定时 (m/
S
=V
IH
)
t
BAA
BUSY
进入 时间 从 地址 相一致
____
15
____
20 ns
t
BDA
BUSY
使不能运转 时间 从 地址 不 matched
____
15
____
20 ns
t
BAC
BUSY
进入 时间 从 碎片 使能 低
____
15
____
20 ns
t
BDC
BUSY
进入 时间 从 碎片 使能 高
____
15
____
17 ns
t
APS
arbitration priority 设置-向上 时间
(2)
5
____
5
____
ns
t
BDD
BUSY
使不能运转 至 有效的 数据
(3)
____
15
____
17 ns
t
WH
写 支撑 之后
BUSY
(5)
12
____
15
____
ns
BUSY
定时 (m/
S
=V
IL
)
t
WB
BUSY
输入 至写
(4)
0
____
0
____
ns
t
WH
写 支撑 之后
BUSY
(5)
12
____
15
____
ns
端口-至-端口 延迟 定时
t
WDD
写 Pulse至数据 delay
(1)
____
30
____
45 ns
t
DDD
写 数据 有效的 至 读 数据 延迟
(1)
____
25
____
30 ns
4849 tbl 14
: 点此下载
