11
idt72v205/72v215/72v225/72v235/72v245 3.3v cmos syncfifo
TM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 和 4,096 x 18
商业的 和 工业的
温度 范围
注释:
1. t
SKEW1
是 这 最小 时间 在 一个 rising rclk 边缘 和 一个 rising wclk 边缘 至 保证 那
FF
将 go 高 在 这 电流 时钟 循环. 如果 这 时间 在 这 rising
边缘 的 rclk 和 这 rising 边缘 的 wclk 是 较少 比 t
SKEW1
, 然后
FF
将 不 改变 状态 直到 这 next wclk 边缘.
2. 选择 这个 模式 用 设置 (
FL
,
RXI
,
WXI
) = (0,0,0), (0,1,1), (1,0,0) 或者 (1,1,1) 在 reset.
图示 5. 重置 定时
(2)
图示 6. 写 循环 定时 和 单独的 寄存器-缓冲
FF
(idt 标准 模式)
WCLK
D
0
- d
17
WEN
FF
t
CLK
t
CLKH
t
CLKL
t
DS
t
ENS
t
DH
t
ENH
t
WFF
t
WFF
数据 在 有效的
非 运作
RCLK
t
SKEW1
(1)
REN
4294 drw 06
RS
REN
,
WEN
,
LD
PAE
PAF
,
WXO
/
HF
,
RXO
Q
0
- q
17
OE
= 0
OE
= 1
(1)
4294 drw 05
t
RSS
配置 设置
t
RSR
FL
,
RXI
,
WXI
rclk, wclk
FF
/
IR
EF
/
或者
fwft 模式
idt 标准 模式
(3)
(2)
t
RSF
t
RSF
t
RSF
t
RSF
t
RSF
t
RSR
t
RS
fwft 模式
idt 标准 模式
(4)
注释:
1. 单独的 设备 模式 (
FL
,
RXI
,
WXI
) = (0,0,0), (0,0,1), (0,1,0), (1,0,0), (1,0,1) 或者 (1,1,0).
FL
,
RXI
,
WXI
应当 是 静态的 (系 至 v
CC
或者 地).
2. 这 clocks (rclk, wclk) 能 是 自由-运动 asynchronously 或者 coincidentally.
3. 之后 重置, 这 输出 将 是 低 如果
OE
= 0 和 触发-状态 如果
OE
= 1.
4. 在 fwft 模式
IR
变得 低 为基础 在 这 wclk 边缘 之后 重置.
: 点此下载
