13
idt72v205/72v215/72v225/72v235/72v245 3.3v cmos syncfifo
TM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 和 4,096 x 18
商业的 和 工业的
温度 范围
图示 10. 单独的 寄存器-缓冲 empty 标记 定时 (idt 标准 模式)
注释:
1. 当 t
SKEW1
最小 规格, t
FRL
(最大) = t
CLK
+ t
skew1.
当 t
SKEW1
< 最小 规格, t
FRL
(最大) = 也 2 * t
CLK
+ t
skew1,
或者
t
CLK
+ t
skew1.
这
latency 定时 应用 仅有的 在 这 empty boundary (
EF
= 低).
2. 选择 这个 模式 用 设置 (
FL
,
RXI
,
WXI
) = (0,0,0), (0,1,1), (1,0,0) 或者 (1,1,1) 在 reset.
注释:
1. t
SKEW1
是 这 最小 时间 在 一个 rising rclk 边缘 和 一个 rising wclk 边缘 至 保证 那
FF
将 go 高 在 这 电流 时钟 循环. 如果 这 时间 在 这 rising
边缘 的 rclk 和 这 rising 边缘 的 wclk 是 较少 比 t
SKEW1
, 然后
FF
将 不 改变 状态 直到 这 next wclk 边缘.
2. 选择 这个 模式 用 设置 (
FL
,
RXI
,
WXI
) = (0,0,0), (0,1,1), (1,0,0) 或者 (1,1,1) 在 reset.
图示 9. 单独的 寄存器-缓冲 全部 标记 定时 (idt 标准 模式)
WCLK
D
0
- d
17
WEN
RCLK
EF
Q
0
- q
17
OE
t
DS
t
ENS
t
一个
t
SKEW1
数据 写 1
数据 读
t
ENH
t
REF
t
DS
t
ENS
数据 写 2
t
ENH
t
REF
REN
数据 在 输出 寄存器
t
FRL
(1)
低
4294 drw 10
t
REF
t
SKEW1
t
FRL
(1)
数据 读
WCLK
D
0
- d
17
WEN
RCLK
FF
Q
0
- q
17
t
一个
t
WFF
数据 写
REN
t
WFF
t
ENH
t
ENS
t
DS
t
WFF
t
DS
数据
写
next 数据 读
t
一个
非 写 非 写
数据 在 输出 寄存器
OE
低
t
SKEW1
(1)
t
SKEW1
(1)
t
ENH
t
ENS
4294 drw 09