CY7C68001
为
为
文档 #: 38-08013 rev. *e 页 5 的 42
3.6.3 endpoint 配置 (高-速 模式)
endpoint 0 是 这 一样 为 每 配置 作 它 serves 作
这 控制 endpoint. 为 endpoints 2, 4, 6, 和 8, 谈及 至
图示 3-1
. endpoints 2, 4, 6, 和 8 将 是 配置 用
choosing 也:
• 一个 配置 从 组 一个 和 一个 从 组 b
• 一个 配置 从 组 c.
一些 例子 endpoint 配置 是 作 跟随.
• ep2: 1024 字节 翻倍-缓冲, ep6: 512 字节 四方形-
缓冲.
• ep2: 512 字节 翻倍-缓冲, ep4: 512 字节 翻倍-
缓冲, ep6: 512 字节 翻倍-缓冲, ep8: 512 字节
翻倍 缓冲.
• ep2: 1024 字节 四方形-缓冲.
3.6.4 default endpoint 记忆 配置
在 电源-在-重置, 这 endpoint memories 是 配置 作
跟随:
• ep2: 大(量) 输出, 512 字节/小包装板盒, 2x 缓冲.
• ep4: 大(量) 输出, 512 字节/小包装板盒, 2x 缓冲.
• ep6: 大(量) 在, 512 字节/小包装板盒, 2x 缓冲.
• ep8: 大(量) 在, 512 字节/小包装板盒, 2x 缓冲.
3.7 外部 接口
这
SX2
presents 二 接口 至 这 外部 主控.
1. 一个 先进先出 接口 通过 这个 ep2, 4, 6, 和 8 数据 flows.
2. 一个 command 接口, 这个 是 使用 至 设置 向上 这
SX2
, 读
状态, 加载 descriptors, 和 进入 endpoint 0.
3.7.1 Architecture
这
SX2
从动装置 先进先出 architecture 有 第八 512-字节 blocks 在
这 endpoint 内存 那 直接地 提供 作 先进先出 memories 和
是 控制 用 先进先出 控制 信号 (ifclk, cs#, slrd,
slwr, sloe, pktend, 和 fifoadr[2:0]).
这
SX2
command 接口 是 使用 至 设置 向上 这
SX2
, 读
状态, 加载 descriptors, 和 进入 endpoint 0. 这
command 接口 有 它的 自己的 准备好 信号 为 gating
写, 和 一个 int# 信号 至 表明 那 这
SX2
有 数据 至
是 读, 或者 那 一个 中断 事件 有 occurred. 这 command
接口 使用 这 一样 控制 信号 (ifclk, cs#, slrd,
slwr, sloe, 和 fifoadr[2:0]) 作 这 先进先出 接口,
除了 为 pktend.
3.7.2 控制 信号
3.7.2.1 fifoaddr 线条
这
SX2
有 三 地址 管脚 那 是 使用 至 选择 也
这 fifos 或者 这 command 接口. 这 地址 corre-
spond 至 这 下列的 表格.
512
512
512
512
EP6
EP8
512
512
512
512
EP6
512
512
512
512
EP2
512
512
EP6
1024
1024
EP6
1024
1024
EP2
1024
1024
1024
EP2
1024
1024
512
512
EP8
ep0 在&放大;输出 64 64 64 64 64 64
512
512
EP8
Group 一个
Group c
512
512
512
512
EP2
EP4
512
512
512
512
EP2
1024
1024
EP2
Group b
图示 3-1. endpoint 配置
表格 3-3. 先进先出 地址 线条 设置
地址/选择 FIFOADR2 FIFOADR1 FIFOADR0
FIFO2 0 0 0
FIFO4 0 0 1
FIFO6 0 1 0
FIFO8 0 1 1
COMMAND 1 0 0
保留 1 0 1
保留 1 1 0
保留 1 1 1
: 点此下载
