AD5570
rev. 0 | 页 5 的 24
standalone 定时 特性
V
DD
= +12 v ± 5%, v
SS
= −12 v ± 5% 或者 v
DD
= +15 v ± 10%, v
SS
= −15 v ± 10%; v
REF
= 5 v; refgnd = 地 = 0 v; r
L
= 5 kΩ;
和 c
L
= 200 pf 至 地; 所有 规格 t
最小值
至 t
最大值
, unlessotherw是e noted.
表格 2.
参数 限制 在 t
最小值
, t
最大值
单位 描述
f
最大值
10 mhz 最大值 sclk 频率
t
1
100 ns 最小值 sclk 循环 时间
t
2
35 ns 最小值 sclk 高 时间
t
3
35 ns 最小值 sclk 低 时间
t
4
10 ns 最小值
同步至 sclk 下落 边缘 建制 时间
t
5
35 ns 最小值 数据 建制 时间
t
6
0 ns 最小值 数据 支撑 时间
t
7
45 ns 最小值
sclk 下落 边缘 至
同步rising 边缘
t
8
45 ns 最小值
最小
同步高 时间
t
9
0 ns 最小值
同步rising 边缘 至LDAC下落 边缘
t
10
50 ns 最小值
LDAC脉冲波 宽度
t
11
0 ns 最小值
LDAC下落 边缘 至同步下落 边缘 (非 更新)
t
12
0 ns 最小值
LDACrising 边缘 至同步rising 边缘 (非 更新)
t
13
20 ns 最小值
CLR脉冲波 宽度
所有 参数 有保证的 用 设计 和 描绘. 不 生产 测试.
所有 输入 信号 是 量过的 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 (v
IL
+V
IH
)/2.
DB15
DB0
SCLK
同步
SDIN
LDAC
1
CLR
LDAC
2
注释
1. 异步的 ldac 更新 模式. 更新 在 下落 边缘 的 ldac.
2. 同步的 ldac 更新 模式. 更新 在 rising 边缘 的 同步.
t
3
t
2
t
5
t
6
t
7
t
9
t
1
t
4
t
8
t
12
t
11
t
10
t
13
03760-0-002
图示 2. 串行 接口 定时 图解
: 点此下载
