AD5570
rev. 0 | 页 9 的 24
管脚 配置 和 function 描述
V
SS
1
V
DD
2
CLR
3
LDAC
4
同步
5
SCLK
6
SDIN
7
SDO
8
REFGND
REFIN
REFGND
V
输出
AGNDS
16
15
14
13
12
AGND
PD
DGND
11
10
9
AD5570
顶 视图
(不 至 规模)
03760-0-005
图示 5. 16-含铅的 ssop 管脚 配置 (rs-16)
表格 5. 管脚 函数 描述
管脚 非. Mnemonic 描述
1 v
SS
负的 相似物 供应 电压. −12 v ± 5%至 −15 v ± 10% 为 指定 效能.
2 v
DD
积极的 相似物 供应 电压. 12 v ± 5% 至15 v ± 10% 为 指定 效能.
3
CLR 水平的 敏感的, 起作用的 低 输入. 一个 下落 边缘 的CLRresets v
输出
至 agnd. 这 内容 的 这 寄存器 是
untouched.
4
LDAC 起作用的 低 控制 输入. transfers 这 内容的 这 输入 寄存器 至 这 dac 寄存器.LDAC将 是 系
permanently 低, enabling这 输出 至 是 updated在 这 rising 边缘 的
同步.
5
同步 起作用的 低 控制 输入. 这个 是 这 框架同步 信号 为 这 数据. 当同步变得 低, 它 powers
在 这 sclk 和 sdin 缓存区 和 使能s 这 输入 变换 寄存器. 数据 是 transferred 在 在 这 下落 edges 的
这 下列的 16 clocks.
6 sclk
串行 时钟 输入. 数据 是clocked 在 这 输入 寄存器 在 这 下落边缘 的 这 串行 时钟 输入. 数据 能
是 transferred 在 比率 的 向上 至 8 mhz.
7 sdin
串行 数据 输入. 这个 设备 有 一个 16-位 寄存器. 数据是 clocked 在 这 寄存器 在 这 下落 边缘 的 这
串行 时钟 输入.
8 sdo
串行 数据 输出. 能 是 美国ed 为 daisy chaining 一个 号码 的 设备一起 或者 为 读 后面的 这 数据 在
这 变换 寄存器 为 diagnostic 目的. 这个 是 一个 打开-流 输出; 它 应当 是 牵引的 至 逻辑 高 和 一个
外部 拉-向上 电阻 的 ~5 kΩ.
9 DGND 数字的 地面. 地面 涉及 为 所有 数字的 电路系统.
10
PD
起作用的 低 控制 输入. 准许 这 dac至 是 放 在 一个 电源-向下 状态.
11 AGND 相似物 地面. 地面 涉及 为 所有 相似物 电路系统.
12 AGNDS 相似物 地面 sense. th是 是 正常情况下 系 至 agnd.
13 V
输出
相似物 输出 电压.
14 REFGND 这个 管脚 应当 是 系 至 0 v.
15 REFIN
电压 涉及 输入. 这个 是 internally 缓冲 在之前 正在 应用 至这 dac. 为 双极 ±10 v 输出
范围, refin 是 5 v.
16 REFGND 这个 管脚 应当 是 系 至 0 v.
: 点此下载
