AD7528
rev. b –7–
电路 equations
CCRRR R
121245
== =
,,
f
RC
Q
R
R
R
R
一个
R
R
C
F
FBB
O
F
S
=
=×
=
1
211
3
4
1
π
–
便条
dac 相等的 阻抗
相等
256
×
()
DAC Ladder sis ce
DAC 数字的 代号
R
e tan
微处理器 接口
地址 总线
A**
一个 + 1**
地址
DECODE
逻辑
dac 一个
/dac b
CS
dac 一个
DB0
DB7
WR
V
毫安
2
AD7528*
dac b
数据 总线
D0–D7
A0–A15
CPU
6800
*analog 电路系统 有 被 omitted 为 clarity
**a = 解码 7528 地址 dac 一个
一个 + 1 = 解码 7528 地址 dac b
图示 11. ad7528 双 dac 至 6800 cpu 接口
地址 总线
A**
一个 + 1**
dac 一个
/dac b
CS
dac 一个
DB0
DB7
WR
AD7528*
dac b
地址/数据 总线
AD0–AD7
A8–A15
CPU
8085
*analog 电路系统 有 被 omitted 为 clarity
**a = 解码 7528 地址 dac 一个
一个 + 1 = 解码 7528 地址 dac b
便条:
8085 操作指南 shld (store h &放大; l 直接) 能 更新
两个都 dacs 和 数据 从 h 和 l 寄存器
地址
DECODE
逻辑
获得
8212
WR
ALE
图示 12. ad7528 双 dac 至 8085 cpu 接口
可编程序的 window 比较器
V
REF
一个
R
FB
一个
V
CC
数据
输入
dac 一个
/dac b
CS
WR
通过/
失败
输出
1k
AD7528
DB0
DB7
dac 一个
dac b
输出 一个
V
DD
V
REF
B
+V
REF
R
FB
B
3
2
7
AD311
比较器
输出 b
3
2
7
AD311
比较器
测试 输入
0 至 –v
REF
图示 13. digitally 可编程序的 window 比较器
(upper 和 更小的 限制 探测器)
可编程序的 状态 能变的 过滤
在 这个 状态 能变的 或者 普遍的 过滤 配置 (图示 14)
dacs a1 和 b1 控制 这 增益 和 q 的 这 过滤 character-
istic 当 dacs a2 和 b2 控制 这 截止 频率, f
C
.
dacs a2 和 b2 必须 追踪 准确地 为 这 简单的 expres-
sion 为 f
C
至 支撑. 这个 是 readily accomplished 用 这 ad7528.
运算 放大器 是 2
×
ad644. c3 compensates 为 这 影响 的 运算
放大 增益 带宽 限制.
dac 一个
/dac b
CS WR
V
在
V
DD
DB0–DB7
数据 1
dac b1
R
F
AD7528
dac 一个
/dac b
CS WR
A3
V
DD
DB0–DB7
数据 2
AD7528
A2
A1
R3
10k
dac a1
R
S
dac a2
R1
高
通过
输出
R4
30k
R5
30k
C3
47pF
C1
1000pF
dac b2
R2
A4
C2
1000pF
低
通过
输出
带宽
通过
输出
图示 14. digitally 控制 状态 能变的 过滤
这 过滤 提供 低 通过, 高 通过 和 带宽 通过 输出
和 是 ideally suited 为 产品 在哪里 微处理器
控制 的 过滤 参数 是 必需的, e.g., equalizer, 声调
控制, 等
可编程序的 范围 为 组件 值 显示 是 f
C
= 0 khz
至 15 khz 和 q = 0.3 至 4.5.
在 这 电路 的 图示 13 这 ad7528 是 使用 至 执行 一个
可编程序的 window 比较器. dacs 一个 和 b 是 承载
和 这 必需的 upper 和 更小的 电压 限制 为 这 测试,
各自. 如果 这 测试 输入 是 不 在里面 这 编写程序
限制, 这 通过/失败 输出 将 表明 一个 失败 (逻辑 零).
: 点此下载
