AD7528
rev. b–4–
接口 逻辑 信息
dac 选择:
两个都 dac latches share 一个 一般 8-位 输入 端口. 这 con-
trol 输入
dac 一个
/dac b 选择 这个 dac 能 接受 数据
从 这 输入 端口.
模式 选择:
输入
CS
和
WR
控制 这 运行 模式 的 这 选择
dac. 看 模式 选择 表格 在下.
写 模式:
当
CS
和
WR
是 两个都 低 这 选择 dac 是 在 这 写
模式. 这 输入 数据 latches 的 这 选择 dac 是 transpar-
ent 和 它的 相似物 输出 responds 至 activity 在 db0–db7.
支撑 模式:
这 选择 dac 获得 retains 这 数据 这个 是 呈现 在
db0–db7 just 较早的 至
CS
或者
WR
假设 一个 高 状态. 两个都
相似物 输出 仍然是 在 这 值 相应的 至 这 数据 在
它们的 各自的 latches.
模式 选择 表格
dac 一个
/dac b
CS WR
dac 一个 dac b
L L L 写 支撑
H L L 支撑 写
X H X 支撑 支撑
X X H 支撑 支撑
l = 低 状态; h = 高 状态; x = don’t 小心.
写 循环 定时 图解
V
DD
t
DH
V
IH
V
IL
t
DS
t
WR
t
作
t
AH
t
CS
t
CH
V
DD
V
DD
V
DD
0
0
0
0
碎片 选择
dac 一个
/dac b
写
数据 在
(db0 – db7)
数据 在 稳固的
注释:
1. 所有 输入 信号 上升 和 下降 时间 量过的
从 10% 至 90% 的 v
DD
.
V
DD
=
+5v,
t
r
=
t
f
= 20ns;
V
DD
=
+15v,
t
r
=
t
f
= 40ns;
2. 定时 度量 涉及 水平的 是
V
IH
+ v
IL
2
电路 information—d/一个 部分
这 ad7528 包含 二 完全同样的 8-位 乘以 d/一个 con-
verters, dac 一个 和 dac b. 各自 dac 组成 的 一个 高级地
稳固的 薄的 影片 r-2r ladder 和 第八 n-频道 电流 steer-
ing switches. 一个 simplified d/一个 电路 为 dac 一个 是 显示 在
V
REF
一个
AGND
dac 一个
数据 latches
和 驱动器
2R
S1
2R
S2
2R
S3
2R
S8
2R
RRR
输出 一个
R
FB
一个
R
图示 1. simplified 函数的 电路 为 dac 一个
图示 1. 一个 inverted r-2r ladder 结构 是 使用, 那 是, bi-
nary weighted 电流 是 切换 在 这 dac 输出
和 agnd 因此 维持 fixed 电流 在 各自 ladder leg
独立 的 转变 状态.
相等的 电路 分析
图示 2 显示 一个 近似的 相等的 电路 为 一个 的 这
ad7528’s d/一个 转换器, 在 这个 情况 dac 一个. 一个 类似的
相等的 电路 能 是 描绘 为 dac b. 便条 那 agnd
(管脚 1) 是 一般 为 两个都 dac 一个 和 dac b.
这 电流 源 i
泄漏
是 composed 的 表面 和 junc-
tion leakages 和, 作 和 大多数 半导体 设备, approxi-
mately doubles 每 10
°
c. 这 电阻 r
O
作 显示 在 图示
2 是 这 相等的 输出 阻抗 的 这 设备 这个 varies
和 输入 代号 (excluding 所有 0s 代号) 从 0.8 r 至 2 r. r 是
典型地 11 k
Ω
. c
输出
是 这 电容 预定的 至 这 n-频道
switches 和 varies 从 关于 50 pf 至 120 pf 取决于
在之上 这 数字的 输入. g(v
REF
一个, n) 是 这 thevenin 相等的
电压 发生器 预定的 至 这 涉及 输入 电压 v
REF
一个 和
这 转移 函数 的 这 r-2r ladder.
R
FB
一个
AGND
输出 一个
R
O
g(v
REF
一个, n)
I
LKG
C
输出
R
图示 2. 相等的 相似物 输出 电路 的 dac 一个
电路 information–digital 部分
这 输入 缓存区 是 简单的 cmos 反相器 设计 此类
那 当 这 ad7528 是 运作 和 v
DD
= 5 v, 这 缓存区
converts ttl 输入 水平 (2.4 v 和 0.8 v) 在 cmos 逻辑
水平. 当 v
在
是 在 这 区域 的 2.0 伏特 至 3.5 伏特 这
输入 缓存区 运作 在 它们的 直线的 区域 和 通过 一个 安静的
电流, 看 图示 3. 至 降低 电源 供应 电流 它 是
推荐 那 这 数字的 输入 电压 是 作 关闭 至 这
供应 围栏 (v
DD
和 dgnd) 作 是 practically 可能.
这 ad7528 将 是 运作 和 任何 供应 电压 在 这
范围 5
≤
V
DD
≤
15 伏特. 和 v
DD
= +15 v 这 输入 逻辑
水平 是 cmos 兼容 仅有的, i.e., 1.5 v 和 13.5 v.
V
在
– 伏特
800
0
I
DD
一个 (v
DD
= +5v)
1 2 3 4 5 6 7 8 9 10 11 13 1412
700
600
500
400
300
200
100
I
DD
毫安 (v
DD
= +15v)
9
8
7
6
5
4
3
2
1
V
DD
= +5v
V
DD
= +15v
T
一个
= +25
C
所有 数字的 输入
系 一起
图示 3. 典型 plots 的 供应 电流, i
DD
vs. 逻辑
输入 电压 v
在
, 为 v
DD
= +5 v 和 +15 v
: 点此下载
