ad7816/ad7817/ad7818
–5–rev. 一个
定时 特性
1, 2
参数 一个, b 版本 单位 测试 情况/comments
t
电源-向上
2
µ
s 最大值 电源-向上 时间 从 rising 边缘 的
CONVST
t
1a
9
µ
s 最大值 转换 时间 途径 1 至 4
t
1b
27
µ
s 最大值 转换 时间 温度 传感器
t
2
20 ns 最小值
CONVST
Pulsewidth
t
3
50 ns 最大值
CONVST
下落 边缘 至 busy rising 边缘
t
4
0 ns 最小值
CS
下落 边缘 至 rd/
WR
下落 边缘 建制 时间
t
5
0 ns 最小值 rd/
WR
下落 边缘 至 sclk 下落 边缘 建制
t
6
10 ns 最小值 D
在
建制 时间 在之前 sclk rising 边缘
t
7
10 ns 最小值 D
在
支撑 时间 之后 sclk rising 边缘
t
8
40 ns 最小值 sclk 低 pulsewidth
t
9
40 ns 最小值 sclk 高 pulsewidth
t
10
0 ns 最小值
CS
下落 边缘 至 rd/
WR
rising 边缘 建制 时间
t
11
0 ns 最小值 rd/
WR
rising 边缘 至 sclk 下落 边缘 建制 时间
t
12
3
20 ns 最大值 D
输出
进入 时间 之后 rd/
WR
rising 边缘
t
13
3
20 ns 最大值 D
输出
进入 时间 之后 sclk 下落 边缘
t
14a
3, 4
30 ns 最大值 D
输出
总线 relinquish 时间 之后 下落 边缘 的 rd/
WR
t
14b
3, 4
30 ns 最大值 D
输出
总线 relinquish 时间 之后 rising 边缘 的
CS
t
15
150 ns 最大值
BUSY
下落 边缘 至
OTI
下落 边缘
t
16
40 ns 最小值 rd/
WR
rising 边缘 至
OTI
rising 边缘
t
17
400 ns 最小值 sclk rising 边缘 至
CONVST
下落 边缘 (acquisition 时间 的 t/h)
注释
1
样本 测试 在 最初的 释放 和 之后 任何 redesign 或者 处理 改变 那 将 影响 这个 参数. 所有 输入 信号 是 量过的 和 tr = tf = 1␣ ns (10% 至
90% 的 +5 v) 和 安排时间 从 一个 电压 水平的 的 +1.6␣ v.
2
看 计算数量 16, 17, 20 和 21.
3
这些 计算数量 是 量过的 和 这 加载 电路 的 图示 3. 它们 是 定义 作 这 时间 必需的 为 d
输出
至 交叉 0.8 v 或者 2.4 v 为 v
DD
= 5 v
±
10% 和 0.4 v
或者 2 v 为 v
DD
= 3 v
±
10%, 作 quoted 在 这 规格 页 的 这个 数据 薄板.
4
这些 时间 是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5␣ v 当 承载 和 这 电路 的 图示 3. 这 量过的 号码 是 然后
extrapolated 后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间 quoted 在 这 定时 特性 是 这 真实 总线
relinquish 时间 的 这 部分 和 作 此类 是 独立 的 外部 总线 加载 capacitances.
规格 主题 至 改变 没有 注意.
1.6v
I
OL
200
一个
200
一个
I
OL
至
输出
管脚
C
L
50pF
图示 3. 加载 电路 为 进入 时间 和 总线 relinquish 时间
(v
DD
= +2.7 v 至 +5.5 v, 地 = 0␣ v, ref
在
= +2.5␣ v. 所有 规格 t
最小值
至 t
最大值
除非
否则 指出)
: 点此下载
