adsp-21060/adsp-21060l
–3–
rev. d
一般 描述
这 adsp-21060 sharc—super harvardarchitecture com-
puter—is 一个 信号 处理 microcomputer那 提供 新
能力 和 水平 的 效能. 这 adsp-2106x
sharcs 是 32-位 processors 优化 为 高 效能
dsp 产品. 这 adsp-2106x builds 在 这 adsp-
21000 dsp 核心 至 表格 一个 完全 系统-在-一个-碎片, adding 一个
双-ported 在-碎片 sram 和 整体的 i/o peripherals sup-
ported 用 一个 专心致志的 i/o 总线.
fabricated 在 一个 高 速, 低 电源 cmos 处理, 这
adsp-2106x 有 一个 25 ns 操作指南 循环 时间 和 运作
在 40 mips. 和 它的 在-碎片 操作指南 cache, 这 处理器
能 execute 每 操作指南 在 一个 单独的 循环. 表格 i 显示
效能 benchmarks 为 这 adsp-2106x.
这 adsp-2106x sharc 代表 一个 新 标准 的 inte-
gration 为 信号 计算机, 结合 一个 高 效能
floating-要点 dsp 核心 和 整体的, 在-碎片 系统 特性
包含 一个 4 mbit sram 记忆host 处理器 接口,
dma 控制, 串行 端口, 和 link 端口 和 并行的 总线
connectivity 为 glueless dsp multiprocessing.
图示 1 显示 一个 块 图解 的 这 adsp-2106x, illustrating
这 下列的 architectural 特性:
computation 单位 (alu, 乘法器 和 shifter) 和 一个
shared 数据 寄存器 文件
数据 地址 发生器 (dag1, dag2)
程序 sequencer 和 操作指南 cache
间隔 计时器
在-碎片 sram
外部 端口 为 接合 至 止-碎片 记忆 和
Peripherals
host 端口 和 multiprocessor 接口
dma 控制
串行 端口 和 link 端口
jtag 测试 进入 端口
图示 2 显示 一个 典型 单独的-处理器 系统. 一个 multi-
处理 系统 是 显示 在 图示 3.
表格 i. adsp-21060/adsp-21060l benchmarks (@ 40 mhz)
1024-pt. complex fft 0.46 ms 18,221 循环
(radix 4, 和 数字 反转)
fir 过滤 (每 tap) 25 ns 1 循环
iir 过滤 (每 biquad) 100 ns 4 循环
分隔 (y/x) 150 ns 6 循环
inverse 正方形的 root (1/
√
x
) 225 ns 9 循环
dma 转移 比率 240 mbytes/s
adsp-21000 家族 核心 architecture
这 adsp-2106x 包含 这 下列的 architectural 特性
的 这 adsp-21000 家族 核心. 这 adsp-21060 是 代号- 和
函数-兼容 和 这 adsp-21061 和 adsp-21062.
独立, 并行的 computation 单位
这 arithmetic/逻辑 单位 (alu), 乘法器 和 shifter 所有 每-
表格 单独的-循环 说明. 这 三 单位 是 arranged 在
并行的, maximizing computational throughput. 单独的 multi-
函数 说明 execute 并行的 alu 和 乘法器 opera-
tions. 这些 computation 单位 支持 ieee 32-位 单独的-
精确 floating-要点, 扩展 精确 40-位 floating-
要点, 和 32-位 fixed-要点 数据 formats.
3
4
重置
JTAG
7
adsp-2106x
BMS
地址
31-0
数据
47-0
控制
地址
数据
CS
地址
数据
激励
非易失存储器
(optional)
地址
ACK
CS
记忆
和
PERIPHERALS
(optional)
OE
我们
数据
dma 设备
(optional)
数据
地址
数据
HOST
处理器
接口
(optional)
1x 时钟
LINK
设备
(6 最大)
(optional)
串行
设备
(optional)
CS
HBR
HBG
REDY
RD
WR
页
ADRCLK
ACK
MS
3-0
SBTS
SW
BR
1-6
CPA
dmar1-2
dmag1-2
串行
设备
(optional)
CLKIN
EBOOT
LBOOT
IRQ
2-0
标记
3-0
TIMEXP
LxCLK
LxACK
LxDAT
3-0
TCLK0
RCLK0
TFS0
RSF0
DT0
DR0
TCLK1
RCLK1
TFS1
RFS1
DT1
DR1
RPBA
ID
2-0
图示 2. adsp-2106x 系统
数据 寄存器 文件
一个 一般 目的 数据 寄存器 文件 是 使用 为 transferring 数据
在 这 computation 单位 和 这 数据 buses, 和 为
storing intermediate 结果. 这个 10-端口, 32-寄存器 (16 pri-
mary, 16 secondary) 寄存器 文件, 联合的 和 这 adsp-
21000 harvard architecture, 准许 unconstrained 数据 流动
在 computation 单位 和 内部的 记忆.
单独的-循环 fetch 的 操作指南 和 二 operands
这 adsp-2106x 特性 一个 增强 harvard architecture 在
这个 这 数据 记忆 (dm) 总线 transfers 数据 和 这 pro-
gram 记忆 (pm) 总线 transfers 两个都 说明 和 数据
(看 图示 1). 和 它的 独立的 程序 和 数据 记忆
buses 和 在-碎片 操作指南 cache, 这 处理器 能 simulta-
neously fetch 二 operands 和 一个 操作指南 (从 这 cache),
所有 在 一个 单独的 循环.
S
: 点此下载
