–2–
adsp-21061/adsp-21061l
rev. b
dma 控制
6 dma 途径
background dma transfers 在 50 mhz, 在 并行的 和
全部-速 处理器 执行
执行 transfers 在 一个dsp-21061 内部的 记忆
和 外部 记忆, 外部 peripherals, host
处理器, 或者 串行 端口
host 处理器 接口
效率高的 接口 至 16- 和 32-位 微处理器
host 能 直接地 读/写 adsp-21061 内部的记忆
Multiprocessing
glueless 连接 为 可称量的 dsp multiprocessing
Architecture
distributed 在-碎片 总线 arbitration 为 并行的 总线
连接 的 向上 至 六 adsp-21061s 加 host
300 mbytes/s 转移 比率 在 并行的 总线
串行 端口
二 40 mbit/s 同步的 串行 端口
独立 transmit 和 receive 功能
3- 至 32-位 数据 文字 宽度
-law/一个-law 硬件 companding
tdm multichannel 模式
multichannel signaling 协议
表格 的 内容
一般 描述. . . . . . . . . . . . . . . . . . . . . . . . . 3
adsp-21000 家族 核心 architecture . . . . . . . 4
adsp-21061 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . 4
开发 tools . . . . . . . . . . . . . . . . . . . . . . . . . . 8
额外的 信息. . . . . . . . . . . . . . . . . . . . . 8
管脚 描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
目标 板 连接器 为 ez-ice
®
探查 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
推荐 运行 情况 (5 v) . 14
电的 特性 (5 v) . . . . . . . . . . . 14
电源 消耗 adsp-21061 (5 v) . . . . . . . . . . . . 15
推荐 运行 情况 (3.3 v) 16
电的 特性 (3.3 v) . . . . . . . . . . 16
电源 消耗 adsp-21061l (3.3 v) . . . . . . . . . 17
绝对 最大 比率 . . . . . . . . . . . . . . . . 18
定时 规格 . . . . . . . . . . . . . . . . . . . . . . . 18
记忆 read—bus 主控 . . . . . . . . . . . . . . . . . . . . . . . 21
记忆 write—bus 主控 . . . . . . . . . . . . . . . . . . . . . . 22
同步的 读/write—bus 主控 . . . . . . . . . . . . . . 23
同步的 读/write—bus 从动装置 . . . . . . . . . . . . . . . . 25
multiprocessor 总线 要求 和 host 总线 要求 . . . . . 26
异步的 读/write—host 至 adsp-21061. . . . . . 28
三-状态 timing—bus 主控, 总线 从动装置,
HBR
,
SBTS
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
dma handshake . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
串行 端口 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
jtag 测试 进入 端口 和 emulation . . . . . . . . . . . . . . . 37
输出 驱动 电流 . . . . . . . . . . . . . . . . . . . . . 38
电源 消耗 . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
测试 情况 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
自然环境的情况 . . . . . . . . . . . . . . . . 41
240-含铅的 metric mqfp 管脚 配置. . 42
外形 维度 . . . . . . . . . . . . . . . . . . . . . . 43, 44
adsp-21061l 225-球 塑料 球 grid 排列 (pbga)
包装 引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
225-球 塑料 球 grid 排列(pbga) 包装 引脚 . . . . . 46
外形 维度 . . . . . . . . . . . . . . . . . . . . . . . . . 47
订货 手册 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
计算数量
图示 1. adsp-21061/adsp-21061l 块 图解 . . . . 1
图示 2. adsp-21061/adsp-21061l 系统. . . . . . . . . . . 4
图示 3. multiprocessing 系统 . . . . . . . . . . . . . . . . . . . . . 6
图示 4. adsp-21061/adsp-21061l 记忆 编排 . . . . . 7
图示 5. 目标 板 连接器 为 adsp-21061/
ez-ice 是 一个 注册 商标 的 相似物 设备, 公司
adsp-21061l ez-ice emulator (跳越者 在 放置) . . . 12
图示 6. jtag scan path 连接 为 多样的
adsp-21061/adsp-21061l系统 . . . . . . . . . . . . . . . 12
图示 7. jtag clocktree 为 多样的 adsp-21061/
adsp-21061l系统 . . . . . . . . . . . . . . . . . . . . . . . . . . 13
图示 8. 时钟 输入 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
图示 9. 重置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
图示10. 中断 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
图示 11. 计时器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
图示 12. Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
图示 13. 记忆 read—bus 主控. . . . . . . . . . . . . . . . 21
图示 14. 记忆 write—bus 主控 . . . . . . . . . . . . . . . 22
图示 15. 同步的 读/write—bus 主控 . . . . . . . 24
图示 16. 同步的 读/write—bus 从动装置 . . . . . . . . . 25
图示 17. multiprocessor 总线 要求 和 host 总线
要求 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
图示 18a. 同步的 redy 定时 . . . . . . . . . . . . . . 28
图示 18b. 异步的 读/write—host 至
adsp-21061/adsp-21061l . . . . . . . . . . . . . . . . . . . . . . 29
图示 19a. 三-状态 定时 (总线 转变 循环,
SBTS
assertion) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
图示 19b. 三-状态 定时 (host 转变 循环). . 31
图示 20. dma handshake 定时 . . . . . . . . . . . . . . . . . 33
图示 21. 串行 端口 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
图示 22. 外部 late 框架 同步 . . . . . . . . . . . . . . . . . 36
图示 23. jtag 测试 进入 端口 和 emulation . . . . . . . 37
图示 24. 输出 使能/使不能运转 . . . . . . . . . . . . . . . . . . . 39
图示 25. 相等的 设备 加载 为 交流 度量
(包含 所有 fixtures) . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
图示 26. 电压 涉及 水平 为 交流 度量
(除了 输出 使能/使不能运转) . . . . . . . . . . . . . . . . . . . . 39
图示 27. adsp-2106x 典型 驱动 电流
(v
DD
= 5 v) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
图示 28. 典型 输出 上升 时间 (10%–90% v
DD
) vs.
加载 电容 (v
DD
= 5 v) . . . . . . . . . . . . . . . . . . . . 40
图示 29. 典型 输出 上升 时间 (0.8 v–2.0 v) vs. 加载
电容 (v
DD
= 5 v) . . . . . . . . . . . . . . . . . . . . . . . . . 40
图示 30. 典型 输出 延迟 或者 支撑 vs. 加载 电容
(在 最大 情况 温度) (v
DD
= 5 v) . . . . . . . . 40
图示 31. adsp-2106x典型 驱动 电流
(v
DD
= 3.3 v) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
图示 32. 典型 输出 上升 时间 (10%–90% v
DD
) vs.
加载 电容 (v
DD
= 3.3 v) . . . . . . . . . . . . . . . . . . . 40
图示 33. 典型 输出 上升 时间 (0.8 v–2.0 v) vs. 加载
电容 (v
DD
= 3.3 v) . . . . . . . . . . . . . . . . . . . . . . . 41
图示 34. 典型 输出 延迟 或者 支撑 vs. 加载 电容
(在 最大 情况 温度) (v
DD
= 3.3 v). . . . . . . 41
: 点此下载
