rev. B
adsp-21065l
–9–
管脚 类型 函数
BMS
i/o/t*
激励 记忆 选择.
输出: 使用 作碎片 选择 为 激励 非易失存储器 设备 (当 bsel = 1).
在 一个 multiprocessor 系统,
BMS
是 输出 用 这 总线 主控. 输入: 当 低, indicates 那
非 booting 将 出现 和 那 这 adsp-21065l 将 begin executing 说明 从 exter-
nal 记忆. 看 下列的 表格. 这个 输入 是 一个 系统 配置 选择 这个 应当 是
hard-连线的.
*three-statable 仅有的 在 非易失存储器 激励 模式 (当
BMS
是 一个 输出).
BSEL
BMS
booting 模式
1 输出 非易失存储器 (连接
BMS
至 非易失存储器 碎片 选择).
0 1 (输入) host 处理器 (hbw [syscon] 位 选择 host 总线 宽度).
0 0 (输入) 非 booting. 处理器 executes 从 外部 记忆.
CLKIN I
时钟 在.
使用 在 conjunction 和 xtal, configures 这 adsp-21065l 至 使用 也 它的
内部的 时钟 发生器 或者 一个 外部 时钟 源. 这 外部 结晶 应当 是 评估 在 1x
频率.
连接 这 需要 组件 至 clkin 和 xtal 使能 这 内部的 时钟 genera-
tor. 这 adsp-21065l’s 内部的 时钟 发生器 multiplies 这 1x 时钟 至 发生 2x 时钟
为 它的 核心 和 sdram. 它 驱动 2x 时钟 输出 在 这 sdclkx 管脚 为 这 sdram 接口
至 使用. 看 也 sdclkx.
连接 这 1x 外部 时钟 至 clkin 当 leaving xtal unconnected configures 这
adsp-21065l 至 使用 这 外部 时钟 源.这 操作指南 循环 比率 是 equal 至 2x clkin.
clkin 将 不 是 halted, changed, 或者 运作 在下 这 指定 频率.
重置
i/一个
处理器 重置.
resets 这 adsp-21065l 至 一个 知道 状态 和 begins 执行 在 这
程序 记忆 location 指定 用 这 硬件 重置 vector 地址. 这个 输入 必须 是
asserted 在 电源-向上.
TCK I
测试 时钟 (jtag).
提供 一个 异步的 时钟 为 jtag boundary scan.
TMS i/s
测试 模式 选择 (jtag).
使用 至 控制 这 测试 状态 机器. tms 有 一个 20 k
Ω
内部的
拉-向上 电阻.
TDI i/s
测试 数据 输入 (jtag).
提供 串行 数据 为 这 boundary scan 逻辑. tdi 有 一个 20 k
Ω
内部的 拉-向上 电阻.
TDO O
测试 数据 输出 (jtag).
串行 scan 输出 的 这 boundary scan path.
TRST
i/一个
测试 重置 (jtag).
resets 这 测试 状态 机器.
TRST
必须 是 asserted (搏动 低) 之后
电源-向上 或者 使保持 低 为 恰当的 运作 的 这 adsp-21065l.
TRST
有 一个 20 k
Ω
内部的
拉-向上 电阻.
EMU
(o/d) O
emulation 状态.
必须 是 连接 至 这 adsp-21065l ez-ice 目标 板 连接器
仅有的.
BMSTR O
总线 主控 输出.
在 一个 multiprocessor 系统, indicates whether 这 adsp-21065l 是 cur-
rent 总线 主控 的 这 shared 外部 总线. 这 adsp-21065l 驱动 bmstr 高 仅有的 当
它 是 这 总线 主控. 在 一个 单独的-处理器 系统 (id = 00), 这 处理器 驱动 这个 管脚 high.
CAS
i/o/t
sdram column 进入 strobe.
提供 这 column 地址. 在 conjunction 和
RAS
,
MS
x,
SDWE
, sdclkx, 和 sometimes sda10, 定义 这 运作 为 这 sdram 至 每-
表格.
RAS
i/o/t
sdram 行 进入 strobe.
提供 这 行 地址. 在 conjunction 和
CAS
,
MS
x,
SDWE
, sdclkx, 和 sometimes sda10, 定义 这 运作 为 这 sdram 至 执行.
SDWE
i/o/t
sdram 写 使能.
在 conjunction 和
CAS
,
RAS
,
MS
x, sdclkx, 和 sometimes
sda10, 定义 这 运作 为 这 sdram 至 执行.
DQM o/t
sdram 数据 掩饰.
在 写 模式, dqm 有 一个 latency 的 零 和 是 使用 至 块 写
行动.
SDCLK
1-0
i/o/s/t
sdram 2x 时钟 输出.
在 系统 和 多样的 sdram 设备 连接 在 并行的,
支持 这 相应的 增加 时钟 加载 (所需的)东西, eliminating 需要 的 止-碎片
时钟 缓存区. 也 sdclk
1
或者 两个都 sdclkx 管脚 能 是 三-陈述.
SDCKE i/o/t
sdram 时钟 使能.
使能 和 使不能运转 这 clk 信号. 为 详细信息, 看 这 数据 薄板
有提供的 和 your sdram 设备.
: 点此下载
