rev. B
adsp-21065l
–8–
管脚 类型 函数
HBR
i/一个
host 总线 要求.
必须 是 asserted 用 一个 host 处理器 至 要求 控制 的 这 adsp-
21065l’s 外部 总线. 当
HBR
是 asserted 在 一个 multiprocessing 系统, 这 adsp-21065l
那 是 总线 主控 将 relinquish 这 总线 和 assert
HBG
. 至 relinquish 这 总线, 这 adsp-
21065l places 这 地址, 数据, 选择, 和 strobe 线条 在 一个 高 阻抗 状态. 它 does,
不管怎样, continue 至 驱动 这 sdram 控制 管脚.
HBR
有 priority 在 所有 adsp-21065l
总线 requests (
BR
2-1
) 在 一个 multiprocessor 系统.
HBG
i/o
host 总线 grant
. acknowledges 一个
HBR
总线 要求, 表明 那 这 host 处理器 将
引领 控制 的 这 外部 总线.
HBG
是 asserted 用 这 adsp-21065l 直到
HBR
是 released.
在 一个 multiprocessor 系统,
HBG
是 输出 用 这 adsp-21065l 总线 主控.
CS
i/一个
碎片 选择.
asserted 用 host 处理器 至 选择 这 adsp-21065l.
redy (o/d) O
host 总线 acknowledge.
这 adsp-21065l deasserts redy 至 增加 wait states 至 一个 asyn-
chronous 进入 的 它的 内部的 记忆 或者 iop 寄存器 用 一个 host. 打开 流 输出 (o/d) 用
default; 能 是 编写程序 在 adredy 位 的 syscon 寄存器 至 是 起作用的 驱动 (一个/d).
redy 将 仅有的 是 输出 如果 这
CS
和
HBR
输入 是 asserted.
DMAR
1
i/一个
dma 要求 1
(dma 频道 9).
DMAR
2
i/一个
dma 要求 2
(dma 频道 8).
DMAG
1
o/t
dma grant 1
(dma 频道 9).
DMAG
2
o/t
dma grant 2
(dma 频道 8).
BR
2-1
i/o/s
multiprocessing 总线 requests.
使用 用 multiprocessing adsp-21065ls 至 arbitrate 为 总线
mastership. 一个 adsp-21065l 驱动 它的 自己的
BR
x 线条 (相应的 至 这 值 的 它的 id
2-0
输入) 仅有的 和 monitors 所有 其他. 在 一个 uniprocessor 系统, 系 两个都
BR
x 管脚 至 vdd.
ID
1-0
I
multiprocessing id.
确定 这个 multiprocessor 总线 要求 (
BR
1
–
BR
2
) 是 使用 用
adsp-21065l. id = 01 corresponds 至
BR
1
, id = 10 corresponds 至
BR
2
. id = 00 在 单独的-
处理器 系统. 这些 线条 是 一个 系统 配置 选择 这个 应当 是 hard-连线的
或者 changed 仅有的 在 重置.
CPA
(o/d) i/o
核心 priority 进入.
asserting 它的
CPA
管脚 准许 这 核心 处理器 的 一个 adsp-21065l
总线 从动装置 至 中断 background dma transfers 和 增益 进入 至 这 外部 总线.
CPA
是 一个
打开 流 输出 那 是 连接 至 两个都 adsp-21065ls 在 这 系统. 这
CPA
管脚 有 一个
内部的 5 k
Ω
拉-向上 电阻. 如果 核心 进入 priority 是 不 必需的 在 一个 系统, leave 这
CPA
管脚 unconnected.
DTxX O
数据 transmit
(串行 端口 0, 1; 途径 一个, b). 各自 dtxx 管脚 有 一个 50 k
Ω
内部的 拉-
向上 电阻.
DRxX I
数据 receive
(串行 端口 0, 1; 途径 一个, b). 各自 drxx 管脚 有 一个 50 k
Ω
内部的 拉-向上
电阻.
TCLKx i/o
transmit 时钟
(串行 端口 0, 1). 各自 tclk 管脚 有 一个 50 k
Ω
内部的 拉-向上 电阻.
RCLKx i/o
receive 时钟
(串行 端口 0, 1). 各自 rclk 管脚 有 一个 50 k
Ω
内部的 拉-向上 电阻.
TFSx i/o
transmit 框架 同步
(串行 端口 0, 1).
RFSx i/o
receive 框架 同步
(串行 端口 0, 1).
BSEL I
非易失存储器 激励 选择.
当 bsel 是 高, 这 adsp-21065l 是 配置 为 booting 从
一个 8-位 非易失存储器. 当 bsel 是 低, 这 bsel 和
BMS
输入 决定 booting 模式. 看
BMS
为 详细信息. 这个 信号 是 一个 系统 配置 选择 这个 应当 是 hard-连线的.
: 点此下载
