adsp-21xx
–12–
rev. b
所有 processors
这 remaining 14k 的 数据 记忆 是 located 止-碎片. 这个
外部 数据 记忆 是 分隔 在 five zones, 各自 有关联的
和 它的 自己的 wait-状态 发生器. 这个 准许 slower peripherals
至 是 记忆-编排 在 数据 记忆 为 这个 wait states
是 指定. 用 mapping peripherals 在 不同的 zones, 你
能 accommodate peripherals 和 不同的 wait-状态 需要-
ments. 所有 zones default 至 七 wait states 之后
重置
.
激励 记忆 接口
在 这 adsp-2101, adsp-2103, 和 adsp-2111, 激励
记忆 是 一个 外部 64k 用 8 空间, 分隔 在 第八
独立的 8k 用 8 页. 在 这 adsp-2105 和 adsp-2115,
激励 记忆 是 一个 32k 用 8 空间, 分隔 在 第八 独立的
4k 用 8 页. 这 8-位 字节 是 automatically packed 在
24-位 操作指南 words 用 各自 处理器, 为 加载 在 在-
碎片 程序 记忆.
三 位 在 这 processors’ 系统 控制 寄存器 选择
这个 页 是 承载 用 这 激励 记忆 接口. 另一 位
在 这 系统 控制 寄存器 准许 这 forcing 的 一个 激励
加载 sequence 下面 软件 控制. 激励 加载 从
页 0 之后
重置
是 initiated automatically 如果 mmap = 0.
这 激励 记忆 接口 能 发生 零 至 七 wait
states; 它 defaults 至 三 wait states 之后
重置
. 这个 准许
这 adsp-21xx 至 激励 从 一个 单独的 低 费用 非易失存储器 此类 作
一个 27c256. 程序 记忆 是 booted 一个 字节 在 一个 时间 和
转变 至 24-位 程序 记忆 words.
这
BMS
和
RD
信号 是 使用 至 选择 和 至 strobe 这
激励 记忆 接口. 仅有的 8-位 数据 是 读 在 这 数据
总线, 在 管脚 d8-d15. 至 accommodate 向上 至 第八 页 的
激励 记忆, 这 二 msbs 的 这 数据 总线 是 使用 在 这
激励 记忆 接口 作 这 二 msbs 的 这 激励 记忆
地址: d23, d22, 和 a13 供应 这 激励 页 号码.
这 adsp-2100 家族 assembler 和 linker 准许 这
creation 的 programs 和 数据 结构 需要 多样的 激励
页 在 执行.
这
BR
信号 是 公认的 在 这 booting sequence. 这
总线 是 准予 之后 加载 这 电流 字节 是 完成.
BR
在 booting 将 是 使用 至 执行 booting 下面 控制
的 一个 host 处理器.
总线 接口
这 adsp-21xx processors 能 relinquish 控制 的 它们的 数据
和 地址 buses 至 一个 外部 设备. 当 这 外部
设备 需要 控制 的 这 buses, 它 asserts 这 总线 要求
信号 (
BR
). 如果 这 adsp-21xx 是 不 performing 一个 外部
记忆 进入, 它 responds 至 这 起作用的
BR
输入 在 这 next
循环 用:
•
三-stating 这 数据 和 地址 buses 和 这
PMS
,
DMS
,
BMS
,
RD
,
WR
输出 驱动器,
•
asserting 这 总线 grant (
BG
) 信号,
•
和 halting 程序 执行.
如果 这 go 模式 是 设置, 不管怎样, 这 adsp-21xx 将 不 halt
程序 执行 直到 它 encounters 一个 操作指南 那
需要 一个 外部 记忆 进入.
数据 记忆 接口
这 数据 记忆 地址 总线 (dma) 是 14 位 宽. 这
双向的 外部 数据 总线 是 24 位 宽, 和 这 upper 16
位 使用 为 数据 记忆 数据 (dmd) transfers.
这 数据 记忆 选择 (
DMS
) 信号 indicates 进入 至 数据
记忆 和 能 是 使用 作 一个 碎片 选择 信号. 这 写 (
WR
)
信号 indicates 一个 写 运作 和 能 是 使用 作 一个 写
strobe. 这 读 (
RD
) 信号 indicates 一个 读 运作 和 能
是 使用 作 一个 读 strobe 或者 输出 使能 信号.
这 adsp-21xx processors 支持 记忆-编排 i/o, 和
这 peripherals 记忆-编排 在 这 数据 记忆 地址
空间 和 accessed 用 这 处理器 在 这 一样 manner 作 数据
记忆.
数据 记忆 编排
adsp-2101/adsp-2103/adsp-2111
为 这 adsp-2101, adsp-2103, 和 adsp-2111, 在-碎片
数据 记忆 内存 resides 在 这 1k words beginning 在
地址 0x3800, 作 显示 在 图示 10. 数据 记忆 locations
从 0x3c00 至 这 终止 的 数据 记忆 在 0x3fff 是
保留. 控制 和 状态 寄存器 为 这 系统, 计时器,
wait-状态 配置, 和 串行 端口 行动 是 located 在
这个 区域 的 记忆.
adsp-2105/adsp-2115
为 这 adsp-2105 和 adsp-2115, 在-碎片 数据 记忆
内存 resides 在 这 512 words beginning 在 地址 0x3800,
也 显示 在 图示 10. 数据 记忆 locations 从 0x3a00
至 这 终止 的 数据 记忆 在 0x3fff 是 保留. 控制 和
状态 寄存器 为 这 系统, 计时器, wait-状态 配置,
和 串行 端口 行动 是 located 在 这个 区域 的 记忆.
图示 10. 数据 记忆 编排 (所有 processors)
0x3A00
0x0400
0x0000
1k 外部
DWAIT0
1k 外部
DWAIT1
10k 外部
DWAIT2
1k 外部
DWAIT3
0x0800
0x3000
512 为 adsp-2105
adsp-2115
adsp-216x
外部
内存
内部的
内存
0x3C00
0x3FFF
1k 为 adsp-2101
adsp-2103
adsp-2111
记忆-编排
控制 寄存器
&放大; 保留
1k 外部
DWAIT4
0x3400
0x3800
: 点此下载
