AD871
rev. 一个
–9–
theory 的 运作
这 ad871 是 执行 使用 一个 4-平台 pipelined 多样的
flash architecture. 一个 差别的 输入 追踪-和-支撑 放大器
(tha) acquires 这 输入 和 converts 这 输入 电压 在 一个
差别的 电流. 一个 4-位 approximation 的 这 输入 是 制造
用 这 第一 flash 转换器, 和 一个 精确 相似物 representa-
tion 的 这个 4-位 guess 是 发生 用 一个 数字的-至-相似物 con-
verter. 这个 approximation 是 subtracted 从 这 tha 输出
至 生产 一个 remainder, 或者 residue. 这个 residue 是 然后抽样
和 使保持 用 这 第二 tha, 和 一个 4-位 approximation 是 gen-
erated 和 subtracted 用 这 第二 平台. once 这 第二
tha 变得 在 支撑, 这 第一 平台 变得 后面的 在 追踪 至 交流-
quire 一个 新 输入 信号. 这 第三 平台 提供 一个 3-位 ap-
proximation/subtraction 运作, 和 生产 这 最终
residue, 这个 是 passed 至 一个 最终 4-位 flash 转换器. 这 15
输出 位 从 这 四 flash 转换器 是 accumulated 在
这 纠正 逻辑 块, 这个 adds 这 位 一起 使用 这
适合的 纠正 algorithm, 至 生产 这 12-位 输出
文字. 这 数字的 输出, 一起 和 overrange 指示信号, 是
latched 在 一个 输出 缓存区 至 驱动 这 输出 管脚.
这 额外的 tha inserted 在 各自 平台 的 这 ad871 archi-
tecture 准许 pipelining 的 这 转换. 在 essence, 这 con-
verter 是 同时发生地 converting 多样的 输入 serially,
处理 它们 通过 这 转换器 chain. 这个 意思 那
当 这 转换器 是 有能力 的 capturing 一个 新 输入 样本
每 时钟 循环, 它 的确 takes 三 时钟 循环 为 这 con-
版本 至 是 全部地 processed 和 呈现 在 这 输出. 这个
“pipeline delay” 是 常常 涉及 至 作 latency, 和 是 不 一个 con-
cern 在 大多数 产品; 不管怎样, 那里 是 一些 具体情况 在哪里
它 将 是 一个 仔细考虑. 为 例子, 一些 产品 call
为 这 一个/d 转换器 至 是 放置 在 一个 高 速 反馈
循环, 在哪里 它的 输入 是 servoed 至 提供 一个 desired 结果 在 这
数字的 输出 (e.g., 补偿 校准 或者 零 restoration 在 video
applications). 在 这些 具体情况 这 3 时钟 循环 延迟 通过
这pipeline 必须 是 accounted 为 在 这 循环 稳固 calcula-
tions. 也, 因为 这 转换器 是 同时发生地 working 在
三 conversions, 主要的 disruptions 至 这 部分 (此类 作 一个 大
glitch 在 这 供应 或者 涉及) 将 corrupt 三 数据
样本. 最终, 那里 将 是 一个 最小 时钟 比率 在下
这个 这 tha droop corrupts 这 信号 在 这 pipeline. 在 这
情况 的 这 ad871, 这个 最小 时钟 比率 是 10 khz.
这 高 阻抗 差别的 输入 的 这 ad871 准许 一个
多样性 的 输入 配置 (看 应用 这 ad871). 这
ad871 converts 这 电压 区别 在 这 v
INA
和
V
INB
管脚. 为 单独的-结束 产品, 一个 输入 管脚 (v
INA
或者
V
INB
) 将 是 grounded, 但是 甚至 在 这个 情况 这 差别的 在-
放 能 提供 一个 效能 boost: 为 例子, 为 一个 输入
coming 从 一个 coaxial 缆索, v
INB
能 是 系 至 这 shield
地面, 准许 这 ad871 至 reject shield 噪音 作 一般
模式. 这 高 输入 阻抗 的 这 设备 降低 exter-
nal 驱动 (所需的)东西 和 准许 这 用户 至 externally 选择
这 适合的 末端 阻抗 为 这 应用.
这 ad871 时钟 电路系统 使用 两个都 edges 的 这 时钟 在 它的 在-
ternal 定时 电路系统 (看 规格 页 为 精确的 定时
(所需的)东西.) 这 ad871 样本 这 相似物 输入 在 这 ris-
ing 边缘 的 这 时钟 输入. 在 这 时钟 低 时间 (在
这 下落 边缘 和 rising 边缘 的 这 时钟) 这 输入 tha 是 在
追踪 模式; 在 这 时钟 高 时间 它 是 在 支撑. 系统 dis-
turbances just 较早的 至 这 rising 边缘 的 这 时钟 将 导致 这
部分 至 acquire 这 wrong 值, 和 应当 是 使减少到最低限度.
当 这 部分 使用 两个都 时钟 edges 为 它的 定时, jitter 是 仅有的
一个 重大的 公布 为 这 rising 边缘 的 这 时钟 (看 时钟
输入 部分).
应用 这 ad871
相似物 输入
这 ad871 特性 一个 高 阻抗 差别的 输入 那
能 readily 运作 在 也 单独的-结束 或者 差别的 输入
信号. 表格 i summarizes 这 名义上的 输入 电压 span 为
两个都 单独的-结束 和 差别的 模式, 假设 一个 2.5 v ref-
erence 输入.
表格 i. 输入 电压 span
V
INA
V
INB
V
INA
–V
INB
单独的-结束 +1 v 地 +1 v (积极的 全部 规模)
–1 v 地 –1 v (负的 全部 规模)
差别的 +0.5 v –0.5 v +1 v (积极的 全部 规模)
–0.5 v +0.5 v –1 v (负的 全部 规模)
图示 10 显示 一个 近似的 模型 为 这 相似物 输入 cir-
cuit. 作 这个 模型 indicates, 当 这 输入 超过 1.6 v
(和 遵守 至 agnd), 这 输入 设备 将 使湿透, 造成
这 输入 阻抗 至 漏出 substantially 和 significantly re-
ducing 这 效能 的 这 部分. 输入 遵从 在 这
负的 方向 是 somewhat 大, 表明 virtually 非 deg-
radation 在 效能 为 输入 作 低 作 –1.9 v.
5pF
–1.9v
+1.6v
+5V
–5V
AD871
V
INA
或者 v
INB
1V
1.75ma
1.75ma
图示 10. ad871 相等的 相似物 输入 电路
图示 11 illustrates 这 效应 的 varying 这 一般模式
电压 的 一个 –0.5 db 输入 信号 在 总的 调和的 扭曲量.
0
–100
1
–70
–90
–80
–1
–40
–60
–50
–30
–20
–10
0
thd – db
cm 输入 电压 – 伏特
图示 11. ad871 总的 调和的 扭曲量 vs. cm 输入
电压, f
在
= 1 mhz, fs = 5 msps
: 点此下载
