3
3354f–flash–2/05
at49f002a(n)(t)
3. 块 图解
4. 设备 运作
4.1 读
这 at49f002a(n)(t) 是 accessed 像 一个 非易失存储器. 当 ce和 oe是 低 和 我们是 高,
这 数据 贮存 在 这 记忆 location 决定 用 这 地址 管脚 是 asserted 在 这 输出-
puts. 这 输出 是 放 在 这 高 阻抗 状态 whenever ce
或者 oe是 高. 这个 双-线条
控制 给 designers flexibility 在 阻止 总线 contention.
4.2 command sequences
当 这 设备 是 第一 powered 在, 它 将 是 重置 至 这 读 或者 备用物品 模式 取决于 在之上
这 状态 的 这 控制 线条 输入. 在 顺序 至 执行 其它 设备 functions, 一个 序列 的 com-
mand sequences 是 entered 在 这 设备. 这 command sequences 是 显示 在 这
command 定义 表格. 这 command sequences 是 写 用 应用 一个 低 脉冲波 在 这
我们
或者 ce输入 和 ce或者 我们低 (各自) 和 oe高. 这 地址 是 latched 在 这
下落 边缘 的 ce
或者 我们, whichever occurs last. 这 数据 是 latched 用 这 第一 rising 边缘 的
CE
或者 我们. 标准 微处理器 写 timings 是 使用. 这 地址 locations 使用 在 这
command sequences 是 不 影响 用 进去 这 command sequences.
控制
逻辑
y 解码器
参数
块 1
(8k 字节)
激励 块
(16k 字节)
OE
我们
CE
重置
地址
输入
VCC
地
at49f002a(n)
数据 输入/输出
i/o7 - i/o0
8
x 解码器
参数
块 2
(8k 字节)
主要的 记忆
块 1
(32k 字节)
主要的 记忆
块 2
(64k 字节)
主要的 记忆
块 3
(64k 字节)
主要的 记忆
块 4
(64k 字节)
程序
数据 latches
y-gating
输入/输出
缓存区
1FFFF
10000
0FFFF
08000
3FFFF
30000
2FFFF
20000
07FFF
06000
05FFF
04000
03FFF
00000
参数
块 1
(8k 字节)
激励 块
(16k 字节)
at49f002a(n)t
数据 输入/输出
i/o7 - i/o0
8
参数
块 2
(8k 字节)
主要的 记忆
块 1
(32k 字节)
主要的 记忆
块 2
(64k 字节)
程序
数据 latches
y-gating
输入/输出
缓存区
3FFFF
3C000
3BFFF
3A000
39FFF
38000
37FFF
30000
2FFFF
20000
主要的 记忆
块 3
(64k 字节)
主要的 记忆
块 4
(64k 字节)
1FFFF
10000
0FFFF
00000