at49f8192/8192t
2
这 设备 包含 一个 用户-使能 “boot block” 保护
特性. 二 版本 的 这 特性 是 有: 这
at49f8192 locates 这 激励 块 在 最低 顺序
地址 (“bottom boot”); 这 at49f8192t locates 它 在
最高的 顺序 地址 (“top boot”).
至 准许 为 简单的 在-系统 reprogrammability, 这
at49f8192 做 不 需要 高 输入 电压 为 pro-
gramming. five-volt-仅有的 commands 决定 这 读
和 程序编制 运作 的 这 设备. 读 数据
输出 的 这 设备 是 类似的 至 读 从 一个 非易失存储器; 它
有 标准 ce
, oe, 和 我们输入 至 避免 总线 conten-
tion. reprogramming 这 at49f8192 是 执行 用 第一
erasing 一个 块 的 数据 和 然后 程序编制 在 一个 文字-
用-文字 基准.
这 设备 是 erased 用 executing 这 擦掉 command
sequence; 这 设备 内部 控制 这 擦掉 opera-
tion. 这 记忆 是 分隔 在 三 blocks 为 擦掉
行动. 那里 是 二 8k 文字 参数 块 秒-
tions 和 一个 sector consisting 的 这 激励 块 和 这
主要的 记忆 排列 块. 这 at49f8192 是 编写程序
在 一个 文字-用-文字 基准. 这 设备 有 这 能力 至
保护 这 数据 在 这 激励 块; 这个 特性 是 使能 用
一个 command sequence. once 这 激励 块 程序编制
lockout 特性 是 使能, 这 数据 在 这 激励 块 能-
不 是 changed 当 输入 水平 的 5.5 伏特 或者 较少 是
使用. 这 典型 号码 的 程序 和 擦掉 循环 是 在
excess 的 10,000 循环.
这 optional 8k 文字 激励 块 部分 包含 一个 repro-
gramming 锁 输出 特性 至 提供 数据 integrity. 这
激励 sector 是 设计 至 包含 用户 secure 代号, 和
当 这 特性 是 使能, 这 激励 sector 是 permanently
保护 从 正在 reprogrammed.
块 图解
设备 运作
读:
这 at49f8192 是 accessed 像 一个 非易失存储器.
当 ce
和 oe是 低 和 我们是 高, 这 数据 贮存
在 这 记忆 location 决定 用 这 地址 管脚 是
asserted 在 这 输出. 这 输出 是 放 在 这 高
阻抗 状态 whenever ce
或者 oe是 高. 这个 双-线条
控制 给 designers flexibility 在 阻止 总线 conten-
tion.
command sequences:
当 这 设备 是 第一 pow-
ered 在 它 将 是 重置 至 这 读 或者 备用物品 模式
取决于 在之上 这 状态 的 这 控制 线条 输入. 在 顺序
至 执行 其它 设备 功能, 一个 序列 的 command
sequences 是 entered 在 这 设备. 这 command
sequences 是 显示 在 这 command 定义 表格
(i/o8 - i/o15 是 don't 小心 输入 为 这 command 代号).
这 command sequences 是 写 用 应用 一个 低
脉冲波 在 这 我们
或者 ce输入 和 ce或者 我们低 (respec-
tively) 和 oe
高. 这 地址 是 latched 在 这 下落
边缘 的 ce
或者 我们, whichever occurs last. 这 数据 是
latched 用 这 第一 rising 边缘 的 ce
或者 我们. 标准
微处理器 写 timings 是 使用. 这 地址 loca-
tions 使用 在 这 command sequences 是 不 影响 用
进去 这 command sequences.
重置:
一个 重置
输入 管脚 是 提供 至 使容易 一些 sys-
tem 产品. 当 重置
是 在 一个 逻辑 高 水平的, 这
设备 是 在 它的 标准 运行 模式. 一个 低 水平的 在 这
重置
输入 halts 这 呈现 设备 运作 和 puts
这 输出 的 这 设备 在 一个 高 阻抗 状态. 当
一个 高 水平的 是 reasserted 在 这 重置
管脚, 这 设备
returns 至 这 读 或者 备用物品 模式, 取决于 在之上 这
状态 的 这 控制 输入. 用 应用 一个 12v
±
0.5v 输入
信号 至 这 重置
管脚 这 激励 块 排列 能 是 repro-
grammed 甚至 如果 这 激励 块 程序 lockout 特性
有 被 使能 (看 激励 块 程序编制 lockout
override 部分).
V
CC
地
OE
控制
逻辑
数据 输入/输出
i/o0 - i/o15
数据 输入/输出
i/o0 - i/o15
我们
CE
重置
地址
输入
y 解码器
输入/输出
缓存区
输入/输出
缓存区
程序 数据
LATCHES
程序 数据
LATCHES
y-gating
AT49F8192 AT49F8192T
y-gating
7FFFF 7FFFF
主要的 记忆
(488k words)
激励 块
8k words
参数
块 2
8k words
参数
块 1
8k words
参数
块 1
8k words
参数
块 2
8k words
激励 块
8k words
主要的 记忆
(488k words)
06000
05FFF
7E000
7DFFF
04000
03FFF
7C000
7BFFF
x 解码器
02000
01FFF
7A000
79FFF
00000 00000
: 点此下载
