5
图示 4. 阶段 比较器 2: 平均 输出
电压 vs 输入 阶段 区别:
V
DEMOUT
= v
PC2OUT
= (v
CC
/
π
) (
φ
SIGIN
-
φ
com-
管脚
);
φ
DEMOUT
= (
φ
SIGIN
-
φ
COMPIN
)
图示 5. 典型 波形 为 PLL 使用 阶段
比较器 2, 循环 锁 在 f
o
图示 6. cd74hc/hct7046a 锁 探测器 电路
图示 7. 波形 呈现 在 锁 探测器 电容 当 在 锁
V
CC
V
demout (av)
1/2 v
CC
0
-360
o
0
o
φ
DEMOUT
360
o
SIG
在
竞赛
在
VCO
输出
PC2
输出
VCO
在
V
CC
地
PCP
输出
高 阻抗 止 - 状态
向上
FF
DN
FF
竞赛
在
SIG
在
阶段 区别
7046 锁 探测器 电路系统
1.5k
Ω
150
Ω
管脚 1
锁 探测器
输出
管脚 15
C
LD
锁 探测器
电容
V
CAP
V
TH
锁
探测器
输出
管脚 1
C
LD
管脚 15
锁
探测器
电容
1.5k
Ω
150
Ω
cd74hc7046a, cd74hct7046a