和 这 模数转换器 straddling 这 boundary. 所有 sig-
nals, 特别 clocks, 应当 是 保持 away 从
这 vref 管脚 在 顺序 至 避免 unwanted cou-
pling 在 这 modulators. 这 vref 解耦
电容, 特别 这 0.1
µ
f, 必须 是 posi-
tioned 至 降低 这 电的 path 从 vref
至 管脚 1 agnd 和 至 降低 这 path 在
vref 和 这 电容. 一个 evaluation 板 是
有 这个 demonstrates 这 最佳的 布局
和 电源 供应 arrangements, 作 好 作 准许-
ing 快 evaluation 的 这 模数转换器.
至 降低 数字的 噪音, 连接 这 模数转换器 digi-
tal 输出 仅有的 至 cmos 输入.
同步 的 多样的 cs5336/8/9
在 系统 在哪里 多样的 模数转换器’s 是 必需的,
小心 必须 是 带去 至 insure 那 这 模数转换器 内部的
clocks 是 同步 在 转换器 至 在-
确信 同时发生的 抽样. 在 这 absence 的 这个
同步, 这 抽样 区别 可以 是
一个 iclkd 时期 这个 是 典型地 81.4 nsec
为 一个 48 khz 样本 比率.
从动装置 模式
同步的 抽样 在 这 从动装置 模式 是
达到 用 连接 所有 dpd 和 apd 管脚 至
一个 单独的 控制 信号 和 供应 这 一样
iclkd 和 l/r 至 所有 转换器.
主控 模式
这 内部的 counters 的 这 cs5336/8/9 是 重置
在 dpd/apd 高 和 将 开始 simultane-
ously 用 insuring 那 这 释放 的 dpd/apd
为 所有 转换器 是 内部 latched 在 这 一样
rising 边缘 的 iclkd. 这个 能 是 达到 用
连接 所有 dpd/apd 管脚 至 这 一样
控制 信号 和 insuring 那 这 dpd/apd
下落 边缘 occurs 外部 一个
±
30 ns window
也 一侧 的 一个 iclkd rising 边缘.
效能
fft tests
为 fft 为基础 tests, 一个 非常 pure sine 波 是 前-
sented 至 这 模数转换器, 和 一个 fft 分析 是
执行 在 这 输出 数据. 这 结果 规格-
trum 是 一个 measure 的 这 效能 的 这 模数转换器.
图示 7 显示 这 谱的 纯净 的 这 cs5336
和 一个 1 khz, -10 db 输入. 注意 这 低 噪音
floor, 这 absence 的 任何 调和的 扭曲量, 和
这 动态 范围 值 的 95.41 db.
图示 8 显示 这 cs5336 高 频率 每-
formance. 这 输入 信号 是 一个 -10 db, 9 khz
sine 波. 注意 这 小 2nd 调和的 在
110 db 向下.
图示 9 显示 这 低-水平的 效能 的 这
cs5336. 注意 这 lack 的 任何 扭曲量 混合-
nents. 传统的 r-2r ladder 为基础 模数转换器’s 能
有 问题 和 这个 测试, 自从 差别的
非-linearities 周围 这 零 要点 变为 非常
重大的. 图示 10 显示 这 一样 非常 低
输入 振幅 效能, 但是 在 9khz 输入
频率.
cs5336, cs5338, cs5339
3-50 DS23F1
: 点此下载
