ultra37000™ cpld 家族
ultra37000: 12月 13, 1996
修订: march 15, 2001
5
低-电源 选项
各自 逻辑 块 能 运作 在 高-速 模式 为 核心的
path 效能, 或者 在 低-电源 模式 为 电源 conserva-
tion. 这 逻辑 块 模式 是 设置 用 这 用户 在 一个 逻辑 块
用 逻辑 块 基准.
产品 期 allocator
通过 这 产品 期 allocator, 软件 automatically dis-
tributes 产品 条款 among 这 16 macrocells 在 这 逻辑
块 作 需要. 一个 总的 的 80 产品 条款 是 有 从
这 local 产品 期 排列. 这 产品 期 allocator pro-
vides 二 重要的 能力 没有 影响 效能:
产品 期 steering 和 产品 期 分享.
产品 期 steering
产品 期 steering 是 这 处理 的 assigning 产品
条款 至 macrocells 作 需要. 为 例子, 如果 一个 macrocell
需要 ten 产品 条款 当 另一 needs just 三, 这
产品 期 allocator 将 “steer” ten 产品 条款 至 一个
macrocell 和 三 至 这 其它. 在 ultra37000 设备, prod-
uct 条款 是 steered 在 一个 单独的 基准. 任何 号码 是-
tween 0 和 16 产品 条款 能 是 steered 至 任何 macrocell.
便条 那 0 产品 条款 是 有用的 在 具体情况 在哪里 一个 particular
macrocell 是 unused 或者 使用 作 一个 输入 寄存器.
产品 期 分享
产品 期 分享 是 这 处理 的 使用 这 一样 产品
期 among 多样的 macrocells. 为 例子, 如果 更多 比
一个 输出 有 一个 或者 更多 产品 条款 在 它的 等式 那
是 一般 至 其它 输出, 那些 产品 条款 是 仅有的
编写程序 once. 这 ultra37000 产品 期 allocator al-
lows 分享 横过 groups 的 四 输出 macrocells 在 一个 vari-
能 fashion. 这 软件 automatically takes 有利因素 的
这个 capability—the 用户 做 不 有 至 intervene.
便条 那 neither 产品 期 分享 也不 产品 期 steer-
ing 有 任何 效应 在 这 速 的 这 产品. 所有 worst-情况
steering 和 分享 配置 有 被 组成公司的 在
这 定时 规格 为 这 ultra37000 设备.
ultra37000 macrocell
在里面 各自 逻辑 块 那里 是 16 macrocells. macrocells
能 也 是 i/o macrocells, 这个 包含 一个 i/o cell 这个
是 有关联的 和 一个 i/o 管脚, 或者 buried macrocells, 这个 做
不 连接 至 一个 i/o. 这 结合体 的 i/o macrocells 和
buried macrocells varies 从 设备 至 设备.
buried macrocell
图示 2
显示 这 architecture 的 buried macrocells. 这
buried macrocell 特性 一个 寄存器 那 能 是 配置 作
combinatorial, 一个 d flip-flop, 一个 t flip-flop, 或者 一个 水平的-triggered
获得.
这 寄存器 能 是 asynchronously 设置 或者 asynchronously re-
设置 在 这 逻辑 块 水平的 和 这 独立的 设置 和 重置 prod-
uct 条款. 各自 的 这些 产品 条款 特性 programma-
ble 极性. 这个 准许 这 寄存器 至 是 设置 或者 重置 为基础
在 一个 和 expression 或者 一个 或者 expression.
clocking 的 这 寄存器 是 非常 有伸缩性的. 四 global synchro-
nous clocks 和 一个 产品 期 时钟 是 有 至 时钟 这
寄存器. 此外, 各自 时钟 特性 可编程序的 po-
larity 所以 那 寄存器 能 是 triggered 在 下落 作 好 作
rising edges (看 这 clocking 部分). 时钟 极性 是 cho-
sen 在 这 逻辑 块 水平的.
这 buried macrocell 也 支持 输入 寄存器 能力.
这 buried macrocell 能 是 配置 至 act 作 一个 输入 reg-
ister (d-类型 或者 获得) 谁的 输入 comes 从 这 i/o 管脚 作-
sociated 和 这 neighboring macrocell. 这 输出 的 所有 bur-
ied macrocells 是 sent 直接地 至 这 pim regardless 的 它的
配置.
i/o macrocell
图示 2
illustrates 这 architecture 的 这 i/o macrocell. 这
i/o macrocell 支持 这 一样 功能 作 这 buried mac-
rocell 和 这 增加 的 i/o 能力. 在 这 输出 的 这
macrocell, 一个 极性 控制 mux 是 有 至 选择 起作用的
低 或者 起作用的 高 信号. 这个 有 这 增加 有利因素 的
准许 重大的 逻辑 减少 至 出现 在 许多 applica-
tions.
这 ultra37000 macrocell 特性 一个 反馈 path 至 这 pim
独立的 从 这 i/o 管脚 输入 path. 这个 意思 那 如果 这
macrocell 是 buried (喂养 后面的 内部 仅有的), 这 有关联的
i/o 管脚 能 安静的 是 使用 作 一个 输入.
总线 支撑 能力 在 所有 i/os
总线-支撑, 这个 是 一个 改进 版本 的 这 popular 内部的
拉-向上 电阻, 是 一个 弱 获得 连接 至 这 管脚 那 做
不 降级 这 设备的 效能. 作 一个 获得, 总线-支撑
维持 这 last 状态 的 一个 管脚 当 这 管脚 是 放置 在 一个
高-阻抗 状态, 因此 减少 系统 噪音 在 总线-在-
terface 产品. 总线-支撑 additionally 准许 unused de-
恶行 管脚 至 仍然是 unconnected 在 这 板, 这个 是 partic-
ularly 有用的 在 prototyping 作 designers 能 route 新
信号 至 这 设备 没有 cutting 查出 连接 至 v
CC
或者 地. 为 更多 信息, 看 这 应用 便条 “un-
derstanding 总线-支撑
−
一个 特性 的 cypress cplds.”
可编程序的 回转 比率 控制
各自 输出 有 一个 可编程序的 配置 位, 这个 sets
这 输出 回转 比率 至 快 或者 慢. 为 设计 影响 和
meeting fcc emissions standards 这 慢 边缘 提供 为
更小的 系统 噪音. 为 设计 需要 非常 高 perfor-
mance 这 快 边缘 比率 提供 最大 系统 perfor-
mance.
: 点此下载
