8
idt7008s/l
高-速 64k x 8 双-端口 静态的 内存 军队, 工业的 和 商业的 温度 范围
注释:
1. 定时 取决于 在 这个 信号 是 asserted last,
OE
或者
CE
.
2. 定时 取决于 在 这个 信号 是 de-asserted 第一
CE
或者
OE
.
3. t
BDD
延迟 是 必需的 仅有的 在 具体情况 在哪里 这 opposite 端口 是 完成 一个 写 运作 至 这 一样 地址 location. 为 同时发生的 读 行动
BUSY
有 非 relation 至 有效的 输出 数据.
4. 开始 的 有效的 数据 取决于 在 这个 定时 变为 有效的 last t
AOE
, t
ACE
, t
AA
或者 t
BDD
.
5.
SEM
= v
IH
.
6. 谈及 至 碎片 使能 真实 表格.
图示 2. 输出 测试 加载
(为 t
LZ
, t
HZ
, t
WZ
, t
OW
)
* 包含 scope 和 jig.
图示 1. 交流 输出 测试 加载
3198 drw 06
893
Ω
30pF
347
Ω
5V
数据
输出
BUSY
INT
893
Ω
5pF*
347
Ω
5V
数据
输出
3198 drw 05
t
RC
r/
W
CE
(6)
地址
t
AA
OE
3198 drw 07
(4)
t
ACE
(4)
t
AOE
(4)
(1)
t
LZ
t
OH
(2)
t
HZ
(3,4)
t
BDD
数据
输出
BUSY
输出
有效的 数据
(4)
CE
3198 drw 08
t
PU
I
CC
I
SB
t
PD
(6)
,
输入 脉冲波 水平
Input rise/下降 时间s
Input 定时ReferenceLevels
输出 reference levels
输出 加载
地 至3.0v
5ns 最大值.
1.5v
1.5v
Figures1 和2
3198 tbl 11