6.42
7
idt71v016, 3.3v cmos 静态的 内存
1 meg (64k x 16-位) 商业的 和 工业的 温度 范围
部分 在
OBSOLESCENCE
顺序 71v016sa
为 新 设计
定时 waveform 的写 循环 非. 2 (
CS
控制 定时)
(1,4)
注释:
1. 一个 写 occurs 在 这 overlap 的 一个 低
CS
, 低
BHE
或者
BLE
, 和 一个 低
我们
.
2.
OE
是 continuously 高. 如果 在 一个
我们
控制 写 循环
OE
是 低, t
WP
必须 是 更好 比 或者 equal 至 t
WHZ
+ t
DW
至 准许 这 i/o 驱动器 至 转变 止 和 数据 至 是 放置
在 这 总线 为 这 必需的 t
DW
. 如果
OE
是 高 在 一个
我们
控制 写 循环, 这个 必要条件 做 不 应用 和 这 最小 写 脉冲波 是 作 短的 作 这 指定 t
WP
.
3. 在 这个 时期, i/o 管脚 是 在 这 输出 状态, 和 输入 信号 必须 不 是 应用.
4. 如果 这
CS
低 或者
BHE
和
BLE
低 转变 occurs 同时发生地 和 或者 之后 这
我们
低 转变, 这 输出 仍然是 在 一个 高-阻抗 状态.
5. 转变 是 量过的 ±200mv 从 稳步的 状态.
定时 waveform 的写 循环 非. 3 (
BHE
,
BLE
控制 定时)
(1,4)
地址
CS
数据
在
3211 drw 10
数据
在
有效的
t
WC
t
作
(2)
t
CW
t
WR
我们
t
AW
数据
输出
t
DW
t
DH
BHE
,
BLE
t
BW
t
WP
地址
CS
数据
在
3211 drw 11
数据
在
有效的
t
WC
t
作
(2)
t
CW
t
WR
我们
t
AW
数据
输出
t
DW
t
DH
BHE
,
BLE
t
BW
t
WP
: 点此下载
