7
fb (管脚 11) 和 竞赛 (管脚 12)
这 v
DDQ
切换 调整器 雇用 一个 单独的 电压
控制 循环. fb 是 这 负的输入 至 这 电压 循环 错误
放大器. 这 积极的 输入 的 这 错误 放大器 是
连接 至 一个 精确 0.8v涉及 和 这 输出 的
这 错误 放大器 是 连接 至 这 竞赛 管脚. 这 v
DDQ
输出 电压 是 设置 用 一个 外部 电阻 分隔物
连接 至 fb. 和 一个 合适的 选择 分隔物, v
DDQ
能
是 设置 至 任何 电压 在 这 电源 栏杆 (减少 用
变换器ter losses) 和 这 0.8v 涉及. 循环
补偿 是 达到 用 连接 一个 交流 网络
横过 竞赛 和 fb.
这 fb 管脚 是 也 监控 为 下面 和 在-电压
events.
vddq (管脚 5, 6)
这 v
DDQ
管脚 应当 是 连接 externally 一起 至
这 管制 v
DDQ
输出. 在 s0/s1 states, 这 v
DDQ
管脚 提供 作 输入 至 这 v
TT
调整器 和 至 这 v
TT
涉及 精确 分隔物. 在 s3 (suspend 至 内存)
状态, 这 v
DDQ
管脚 提供 作 一个 输出 从 这 整体的
备用物品 ldo.
vtt (管脚 3, 4)
这 vtt 管脚 应当 是 连接 一起. 在 s0/s1
states, 这 vtt 管脚 提供 作 这 输出 的 这 v
TT
直线的
调整器. 在 任何 睡眠 状态, 这 v
TT
调整器 是
无能.
vttsns (管脚 7)
vttsns 是 使用 作 这 反馈 为 控制 的 这 v
TT
直线的
调整器. 连接 这个 管脚 至 这 v
TT
输出 在 这 物理的
要点 的 desired 规章制度.
vref_输出 (管脚 9)
vref_输出 是 一个 缓冲 版本 的 v
TT
和 也 acts 作 这
涉及 电压 为 这 v
TT
直线的 调整器. 它 是
推荐 那 一个 最小 电容 的 0.1
µ
f 是
连接 在 v
DDQ
和 vref_输出 和 也
在 vref_输出 和 gnd 为 恰当的 运作.
vref_在 (管脚 10)
一个 电容, c
SS
, 连接 在 vref_在 和 地面
是 必需的. 这个 电容 和 这 并行的 结合体 的
这 upper 和 更小的 分隔物 阻抗 (r
U
||R
L
), sets 这
时间 常量 为 这 开始 向上 ramp 当 transitioning 从
s3 至 s0/s1/s2.
这 最小 值 为 c
SS
能 是 建立 通过 这
下列的 等式:
这 计算 电容, c
SS
, 将 承担 这 输出
电容 bank 在 这 v
TT
栏杆 在 一个 控制 manner 没有
reaching 这 电流 限制 的 这 v
TT
ldo.
nch (管脚 15)
nch 是 一个 打开-流 输出 th在 控制 这 场效应晶体管
blocking backfeed 从 v
DDQ
至 这 输入 栏杆 在 睡眠
states. 一个 2k
Ω
或者 大 电阻 是 至 是 系 在 这 12v
栏杆 和 这 nch 管脚. 直到 这 电压 在 这 nch 管脚
reaches 这 nch trip 水平的, 这 pwm 是 无能.
如果 nch 是 不 actively 使用, 它安静的 必须 是 系 至 这 12v
栏杆 通过 一个 电阻. 为 系统 使用 5v 双 作 这
输入 至 这 切换 调整器,一个 时间 常量, 在 这 表格
的 一个 电容, 能 是 增加 至 这 nch 垫子 至 延迟 开始 的
这 pwm 切换器 直到 这 5v 双 有 切换 从
5vsby 至 5vatx.
pgood (电源 好的) (管脚 14)
电源 好的 是 一个 打开-流 逻辑 输出 那 改变 至 一个
逻辑 低 如果 这 v
TT
调整器 是 输出 的 规章制度 在 s0/s1/s2
状态. pgood 将 总是 是 低 在 任何 状态 其它 比
s0/s1/s2.
s5# (管脚 17)
这个 管脚 accepts 这 slp_s5# 睡眠 状态 信号.
s3# (管脚 16)
这个 管脚 accepts 这 slp_s3# 睡眠 状态 信号.
函数的 描述
Overview
这 isl6532 提供 完全 控制, 驱动, 保护
和 acpi 遵从 为 一个 调整器 powering ddr 记忆
系统. 它 是 primarily designed 为 计算机产品
powered 从 一个 atx 电源 供应. 一个 250khz 同步的
buck 调整器 和 一个 精确 0.8v 涉及 提供 这
恰当的 核心 电压至 这 系统 记忆 的 这 计算机.
一个 内部的 ldo 调整器 和 这 能力 至 两个都 下沉 和
源 电流 和 一个 externally 有 缓冲 涉及
那 轨道 这 v
DDQ
输出 用 50% 提供 这 v
TT
末端 电压.
acpi 遵从 是 认识到 通过 这 slp_s3 和
slp_s5 睡眠 信号 和 通过 monitoring 的 这 12v
在 X bu s.
Initialization
这 isl6532 automatically initializes 在之上 receipt 的 输入
电源. 特定的 sequencing 的 这 输入 供应 是 不
需要. 这 电源-在 重置 (por) 函数 continually
monitors 这 输入 偏差 供应 电压. 这 por monitors
这 偏差 电压 在 这 5vsby 和 p12v 管脚. 这 por
函数 initiates 软-开始 运算限定 之后 这 偏差 供应
电压 超过 它们的 por 门槛.
acpi 状态 transitions
cold 开始 (s5/s4 至 s0 转变)
在 这 onset 的 一个 机械的 开始, 这 isl6532 receives 它’s
偏差 电压 从 这 5v 备用物品 总线 (5vsby). 作 soon 作
这 slp_s3 和 slp_s5 信号 有 transitioned 高,
C
SS
C
VTTOUT
V
DDQ
⋅
10 2一个 R
U
R
L
||
⋅⋅
------------------------------------------------
>
ISL6532
: 点此下载
