200-mhz 24-输出 缓存区 为 4 ddr
或者 3 sdram dimms
W255
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文档 #: 38-07255 rev. *c 修订 12月 14, 2002
特性
• 一个 输入 至 24-输出 缓存区/驱动器
• 支持 向上 至 4 ddr dimms 或者 3 sdram dimms
• 一个 额外的 输出 为 反馈
• smbus 接口 为 单独的 输出 控制
• 低 skew 输出 (< 100 ps)
• 支持 266-, 333-, 和 400-mhz ddr sdram
• 专心致志的 管脚 为 电源 管理 支持
• 空间-节省 48-管脚 ssop 包装
函数的 描述
这 w255 是 一个 3.3v/2.5v 缓存区 设计 至 distribute
高-速 clocks 在 pc 产品. 这 部分 有 24 输出.
designers 能 配置 这些 输出 至 支持 四 unbuf-
fered ddr dimms 或者 至 支持 三 unbuffered 标准
sdram dimms 和 二 ddr dimms. 这 w255 能 是 使用
在 conjunction 和 这 w250 或者 类似的 时钟 synthesizer 为
这 通过 pro 266 chipset.
这 w255 也 包含 一个 smbus 接口 这个 能 使能
或者 使不能运转 各自 输出 时钟. 在 电源-向上, 所有 输出 clocks
是 使能 (内部的 拉 向上).
块 图解
SMBus
buf_在
SDATA
SCLOCK
ddr0t_sdram10
ddr0c_sdram11
ddr1t_sdram0
ddr1c_sdram1
ddr2t_sdram2
ddr2c_sdram3
ddr3t_sdram4
ddr3c_sdram5
1
2
3
4
sel_ddr*
vdd2.5
地
DDR11T
DDR11C
DDR10T
DDR10C
vdd2.5
SSOP
顶 视图
管脚 配置
解码
8
5
6
7
12
9
10
11
13
14
15
16
20
17
18
19
24
21
22
23
48
47
46
45
41
44
43
42
37
40
39
38
36
35
34
33
29
32
31
30
25
28
27
26
地
DDR9T
DDR9C
vdd2.5
pwr_dwn#*
地
DDR8T
DDR8C
vdd2.5
地
DDR7T
DDR7C
DDR6T
DDR6C
地
SCLK
FBOUT
vdd3.3_2.5
地
ddr0t_sdram10
ddr0c_sdram11
drr1t_sdram0
ddr1c_sdram1
vdd3.3_2.5
ddr2t_sdram2
ddr2c_sdram3
vdd3.3_2.5
buf_在
地
ddr3t_sdram4
ddr3c_sdram5
vdd3.3_2.5
地
ddr4t_sdram6
ddr4c_sdram7
ddr5t_sdram8
ddr5c_sdram9
vdd3.3_2.5
SDATA
地
ddr4t_sdram6
ddr4c_sdram7
ddr5t_sdram8
ddr5c_sdram9
DDR6T
DDR6C
DDR7T
DDR7C
DDR8T
DDR8C
r_dwn#
DDR9T
DDR9C
DDR10T
DDR10C
DDR11T
DDR11C
FBOUT
电源 向下 控制
sel_ddr
便条:
1. 内部的 100k 拉-向上 电阻器 呈现 在 输入 marked
和 *. 设计 应当 不 rely solely 在 内部的 拉-向上 电阻
至 设置 i/o 管脚 高.
: 点此下载
