6-5
特性
• 80c48 和 80c80/85 总线 兼容 - 非 接合
逻辑 必需的
• 转换 时间 < 100
µ
s
• 容易 接口 至 大多数 微处理器
• 将 运作 在 一个 “stand alone” 模式
• 差别的 相似物 电压 输入
• 工作 和 bandgap 电压 references
• ttl 兼容 输入 和 输出
• 在-碎片 时钟 发生器
• 0v 至 5v 相似物 电压 输入 范围 (单独的 + 5v 供应)
• 非 零-调整 必需的
描述
这 adc0802 家族 是 cmos 8-位, successive-approxi-
mation 一个/d 转换器 这个 使用 一个 modified potentiometric
ladder 和 是 设计 至 运作 和 这 8080a 控制
总线 通过 三-状态 输出. 这些 转换器 呈现 至 这
处理器 作 记忆 locations 或者 i/o 端口, 和 hence 非
接合 逻辑 是 必需的.
这 差别的 相似物 电压 输入 有 好的 一般-
模式-拒绝 和 准许 offsetting 这 相似物 零-输入-
电压 值. 在 增加, 这 电压 涉及 输入 能 是
调整 至 准许 encoding 任何 小 相似物 电压 span
至 这 全部 8 位 的 决议.
订货 信息
部分 号码 错误 外部 情况 温度 范围 (
o
c) 包装 pkg. 非
ADC0802LCN
±
1
/
2
LSB V
REF
/2 = 2.500v
直流
(非 adjustments) 0 至 70 20 ld pdip e20.3
ADC0802LCD
±
3
/
4
LSB -40 至 85 20 ld cerdip f20.3
ADC0802LD
±
1 lsb -55 至 125 20 ld cerdip f20.3
ADC0803LCN
±
1
/
2
LSB V
REF
/2 调整 为 准确无误的 全部 规模
读
0 至 70 20 ld pdip e20.3
ADC0803LCD
±
3
/
4
LSB -40 至 85 20 ld cerdip f20.3
ADC0803LCWM
±
1 lsb -40 至 85 20 ld soic m20.3
ADC0803LD
±
1 lsb -55 至 125 20 ld cerdip f20.3
ADC0804LCN
±
1 lsb V
REF
/2 = 2.500v
直流
(非 adjustments) 0 至 70 20 ld pdip e20.3
ADC0804LCD
±
1 lsb -40 至 85 20 ld cerdip f20.3
ADC0804LCWM
±
1 lsb -40 至 85 20 ld soic m20.3
引脚
adc0802, adc0803, adc0804
(pdip, cerdip)
顶 视图
典型 应用 图式
11
12
13
14
15
16
17
18
20
19
10
9
8
7
6
5
4
3
2
1
WR
RD
CS
clk 在
INTR
V
在
(-)
V
在
(+)
DGND
V
REF
/2
AGND
v+ 或者 v
REF
clk r
DB
0 (lsb)
DB
1
DB
2
DB
3
DB
4
DB
5
DB
6
DB
7 (msb)
3
2
1
12
11
5
15
14
13
18
17
16
7
6
10
9
8
4
19
20
WR
RD
CS
DB
6
DB
7
INTR
DB
3
DB
4
DB
5
DB
0
DB
1
DB
2
clk 在
clk r
V+
V
在
(-)
V
在
(+)
DGND
V
REF
/2
AGND
任何
µ
处理器
8-位 决议
在 任何
DESIRED
相似物 输入
电压 范围
DIFF
输入
10K
150pF
V
REF
/2
µ
p 总线
+5V
8月 1997
adc0802, adc0803
ADC0804
8-位, 微处理器-
兼容, 一个/d 转换器
文件 号码
3094.1
提醒: 这些 设备 是 敏感的 至 静电的 释放; follow 恰当的 ic 处理 程序.
1-888-intersil 或者 321-724-7143 | 版权 © intersil 公司 1999
: 点此下载
