©2000 整体的 设备 技术, 公司
dsc 2941/6
1
idt70v05s/l
高-速 3.3v
8k x 8 双-端口
静态的 内存
◆◆
◆◆
◆
真实 双-ported 记忆 cells 这个 准许 同时发生的
读 的 这 一样 记忆 location
◆◆
◆◆
◆
高-速 进入
– 商业的: 15/20/25/35/55ns (最大值.)
– 工业的: 20/25/35/55ns (最大值.)
◆◆
◆◆
◆
低-电源 运作
– IDT70V05S
起作用的: 400mw (典型值.)
备用物品: 3.3mw (典型值.)
– IDT70V05L
起作用的: 380mw (典型值.)
备用物品: 660
µ
w (典型值.)
◆◆
◆◆
◆
idt70v05 容易地 expands 数据 总线 宽度 至 16 位 或者 更多
使用 这 主控/从动装置 选择 当 cascading 更多 比
一个 设备
◆◆
◆◆
◆
m/
S
= v
IH
为
BUSY
输出 标记 在 主控
m/
S
= v
IL
为
BUSY
输入 在 从动装置
◆◆
◆◆
◆
中断 标记
◆◆
◆◆
◆
在-碎片 端口 arbitration 逻辑
◆◆
◆◆
◆
全部 在-碎片 硬件 支持 的 semaphore signaling
在 端口
◆◆
◆◆
◆
全部地 异步的 运作 从 也 端口
◆◆
◆◆
◆
ttl-兼容, 单独的 3.3v (±0.3v) 电源 供应
◆◆
◆◆
◆
有 在 68-管脚 pga 和 plcc, 和 一个 64-管脚 tqfp
◆◆
◆◆
◆
工业的 温度 范围 (-40°c 至 +85°c) 是 有
为 选择 speeds
注释:
1. (主控):
BUSY
是 输出; (从动装置):
BUSY
是 输入.
2.
BUSY
输出 和
INT
输出 是 非-触发-陈述 推-拉.
i/o
控制
地址
解码器
记忆
排列
ARBITRATION
中断
SEMAPHORE
逻辑
地址
解码器
i/o
控制
r/
L
L
L
L
一个
12L
一个
0L
2941 drw 01
i/o
0L
-i/o
7L
L
L
r/
L
L
L
m/
R
i/o
0R
-i/o
7R
一个
12R
一个
0R
R
R
CE
R
OE
R
(2)
(1,2)
(1,2)
(2)
r/
R
R
R
13
13
r/w
R
: 点此下载
