18 输出, 3.3v sdram 缓存区 for
desktop pcs 和 4 dimms
CY2318ANZ
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文档 #: 38-07181 rev. *b 修订 january 19, 2005
特性
• 一个 输入 至 18 output 缓存区/驱动器
• 支持 向上 至 四 sdram dimms
• 二 额外的 输出 为 反馈
• 串行 接口 为 单独的 输出 控制
• 150ps 典型 输出-输出 skew
• 向上 至 100 mhz 运作
• 专心致志的 oe 管脚 为 测试
• 空间-节省 48-管脚 ssop 包装
• 3.3v 运作
函数的 描述
这 cy2318anz 是 一个 3.3v 缓存区 设计 至 distribute
高-速 clocks 在 pc applications. 这 部分 有 18 输出,
16 的 这个 能 是 使用 至 驱动 向上 至 四 sdram dimms,
和 这 remaining 能 是 使用 为 外部 反馈 至 一个 pll.
这 设备 运作 在 3.3v和 输出 能 run 向上 至 100
mhz, 因此 制造 它 compatible 和 pentium ii
®
processors.
这 cy2318anz 能 是 使用 在 conjunction 和 这 cy2280,
cy2281, cy2282 或者 类似的 时钟 synthesizer 为 一个 完全
pentium ii motherboard 解决方案.
这 cy2318anz 也 包含 一个 串行 接口 这个 能
使能 或者 使不能运转 各自 输出 时钟. 在 电源-向上, 所有 输出
clocks 是 使能 (内部的 拉 向上). 一个 独立的 输出
使能 管脚 facilitates 测试 在 ate.
块 图解
串行 接口
buf_在
SDATA
SCLOCK
SDRAM0
SDRAM1
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
1
2
3
4
NC
NC
V
DD
SDRAM15
SDRAM14
V
SS
V
DD
SDRAM13
SSOP
顶 视图
管脚 配置
解码
8
5
6
7
12
9
10
11
13
14
15
16
20
17
18
19
24
21
22
23
48
47
46
45
41
44
43
42
37
40
39
38
36
35
34
33
29
32
31
30
25
28
27
26
SDRAM12
V
SS
OE
V
DD
SDRAM11
SDRAM10
V
SS
V
DD
SDRAM9
SDRAM8
V
SS
V
DD
SDRAM17
V
SS
V
SSIIC
SCLOCK
NC
NC
V
DD
SDRAM0
SDRAM1
V
SS
V
DD
SDRAM2
V
SS
buf_在
V
DD
SDRAM4
SDRAM5
V
SS
V
DD
SDRAM6
SDRAM7
V
SS
V
DD
SDRAM16
V
SS
V
DDIIC
SDATA
SDRAM3
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
SDRAM13
SDRAM14
SDRAM15
SDRAM16
SDRAM17
OE
: 点此下载
