DS92LV16
16-有点 总线 LVDS 序列化程序/解串器 - 25 - 80 MHz
概述 描述
这 DS92LV16 序列化程序/解串器 (serdes) 对 trans-
parently 翻译 一个 16–bit 平行 总线 进入 一个 BLVDS 串行
溪流 与 嵌入式 时钟 信息. 这个 单独 串行
溪流 简化了 正在传输 一个 16-有点, 或 较少 总线 结束 pcb
痕迹 和 电缆 由 消除 这 偏斜 问题 之间
平行 数据 和 时钟 路径. 它 保存 系统 成本 由 nar-
rowing 数据 路径 那 入点 转弯 减少 pcb 图层, 电缆
宽度, 和 连接器 尺寸 和 针脚.
这个 SERDES 对 包括 内置 系统 和 设备 测试一下
能力. 这 线 环回 和 本地 环回 特点
提供 这 以下内容 功能: 这 本地 环回 en-
附件 这 用户 至 检查 这 完整性 的 这 收发器 从
这 本地 平行-总线 侧面 和 这 系统 可以 检查 这
完整性 的 这 数据 变速器 线 由 启用 这 线
环回.
这 DS92LV16 包含 BLVDS 信令 开启 这 高-
速度 我/o. BLVDS 提供 一个 低 电源 和 低 噪声
环境 用于 可靠 正在传输 数据 结束 一个 串行 trans-
任务 路径. 这 相等 和 对面 电流 通过 这
差速器 数据 路径 控制 emi 由 联轴器 这 结果
fringing 字段 一起.
特点
n
25–80 MHz 16:1/1:16 序列化程序/解串器 (2.56gbps
已满 双工 吞吐量)
n
独立 变送器 和 接收器 操作 与
分开 时钟, 启用, 电源 向下 针脚
n
热 插头 保护 (电源 向上 高 阻抗) 和
同步 (接收器 锁 至 随机 数据)
n
宽 +/−5% 参考 时钟 频率 公差 用于
容易 系统 设计 使用 本地-已生成 时钟
n
线 和 本地 环回 模式
n
坚固耐用 BLVDS 串行 变速器 跨越 背板
和 电缆 用于 低 emi
n
否 外部 编码 必填项
n
内部 pll, 否 外部 PLL 组件 必填项
n
单独 +3.3v 电源 供应
n
低 电源: 104mA (典型值) 变送器, 119mA (典型值)
接收器 在 80MHz
n
±
100mV 接收器 输入 阈值
n
损失 的 锁 检测 和 报告 管脚
n
工业 −40 至 +85˚C 温度 范围
n
>
2.5kv HBM esd
n
紧凑型, 标准 80-管脚 PQFP 包装
块 图表
DS92LV16
20014301
二月 2002
ds92lv1616-有点 总线 LVDS 序列化程序/解串器 - 25 - 80 MHz
© 2002 国家 半导体 公司 DS200143 www.国家.com
: 点此下载
