M12L16161A
elite 半导体 记忆 技术 公司
p.
1
发行 日期
:
jan. 2000
修订
:
1.3u
512k x 16bit x 2banks 同步的 dram
特性
z
电子元件工业联合会 标准 3.3v 电源 供应
z
lvttl compatible with multiplexed 地址
z
双 banks operation
z
mrs 循环 with 地址 关键 programs
-
cas latency (2 &放大; 3 )
-
Burst长度 (1, 2, 4, 8 &放大; 全部 page)
-
burst 类型 (sequential &放大; interleave)
z
所有 输入 是 抽样 在 这 positive going edge
的 这 系统 时钟
z
burst 读 单独的-位 写 运作
z
dqm 为 masking
z
自动 &放大; self refresh
z
32ms refresh 时期 (2k 循环)
一般 描述
这 m12l16161a 是 16,777,216 位 synchro-
nous 高 数据 比率 动态 内存 有组织的 作
2 x 524,288 words 用 16 位, fabricated 和
高 效能 cmos 技术. synchro-
nous 设计 准许 准确的 循环 控制 和 这
使用 的 系统 时钟 i/o transactions 是 可能
在 每 时钟 循环. 范围 的 运行 fre-
quencies, 可编程序的 burst 长度 和 pro-
grammable latencies 准许 the 一样 设备 至 是
useful for 一个 variety of high bandwidth, high
每for毫安nce memory system applications.
订货 信息
部分 非. 最大值 freq. 接口 包装
m12l16161a-4.3t 233MHz
m12l16161a-5t 200MHz
m12l16161a-5.5t 183MHz
m12l16161a-6t 166MHz
m12l16161a-7t 143MHz
m12l16161a-8t
125MHz
LVTTL
50
tsop(ii)
管脚 配置 (顶 视图)
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
DQ7
V
DDQ
LDQM
我们
CAS
RAS
CS
BA
a10/ap
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
V
SS
DQ15
DQ14
V
SSQ
DQ13
DQ12
V
DDQ
DQ11
DQ10
V
SSQ
DQ9
DQ8
V
DDQ
n.c/rfu
UDQM
CLK
CKE
n.c
A9
A8
A7
A6
A5
A4
V
SS
50pin tsop(ii)
(400mil x 825mil)
(0.8 mm 管脚 程度)
: 点此下载
