MT8940
iso-cmos
3-28
图示 2 - 管脚 连接
管脚 描述
管脚 # 名字 描述
1EN
CV
能变的 时钟 使能 (ttl 兼容 输入)
- 这个 输入 (牵引的 内部 至 v
DD
) 直接地
控制 这 三 states 的 cv
(管脚 22) 下面 所有 模式 的 运作. 当 高, 使能
CV和 当 低, puts 它 在 高 阻抗 情况. 它 也 控制 这 三 states 的
cvb 信号 (管脚 21) 如果 ms1 是 低. 当 en
CV
是 高, 这 管脚 cvb 是 一个 输出 和 当
低, 它 是 在 高 阻抗 状态. 不管怎样, 如果 ms1 是 高, cvb 是 总是 一个 input.
2MS0
模式 选择 ‘0’ 输入 (ttl 兼容) -
这个 输入 (牵引的 内部 至 v
SS
) 在 conjunction
和 ms1 (管脚 4) 选择 这 主要的 模式 的 运作 为 两个都 dplls. (谈及 至 tables 1 和
2).
3 C12i
时钟 12.355 mhz 输入 (ttl 兼容) -
主控 时钟 输入 在 12.355 mhz ±100ppm
为 dpll #1.
4MS1
模式 选择-1 输入 (ttl 兼容) -
这个 输入 (牵引的 内部 至 v
SS
) 在 conjunction
和 ms0 (管脚 2) 选择 这 主要的 模式 的 运作 为 两个都 dplls. (谈及 至 tables 1 和
2)
5F0i
框架 脉冲波 输入 (ttl 兼容) -
这个 是 这 框架 脉冲波 输入 (牵引的 内部 至
V
DD
) 在 8 khz. 这 dpll #1 locks 至 这 下落 边缘 的 这个 输入 至 发生 t1 (1.544
mhz) 时钟.
6F0b
框架 脉冲波 双向的 (ttl 兼容 输入 和 totem-柱子 输出) -
取决于
在 这 minor 模式 选择 为 这 dpll #2, 它 提供 这 8 khz 框架 脉冲波 输出 或者 acts
作 一个 输入 (牵引的 内部 至 v
DD
) 至 一个 外部 框架 脉冲波.
7MS2
模式 选择-2 输入 (ttl 兼容) -
这个 输入 (牵引的 内部 至 v
DD
) 在 conjunction
和 ms3 (管脚 17) 选择 这 minor 模式 的 运作 为 这 dpll #2. (谈及 至 表格 3.)
8 C16i
时钟 16.388 mhz 输入 (ttl 兼容) -
主控 时钟 输入 在 16.388 mhz±32 ppm 为
dpll #2.
9EN
C4o
使能 4.096 mhz 时钟 (ttl 兼容 输入)
- 这个 起作用的 高 输入 (牵引的 内部
至 v
DD
) 使能 c4o (管脚 11) 输出. 当 低, 这 输出 c4o 是 在 高 阻抗
情况.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
24
23
22
21
20
19
18
17
ENVC
MS0
C12i
MS1
F0i
F0b
MS2
C16i
ENC4o
C8Kb
C4o
VSS
VDD
RST
CV
CVb
Yo
Bi
Ai
MS3
ENC2o
C2o
C2o
C4b
: 点此下载
