AD7836
–
5
–
rev. 一个
管脚 描述
管脚 mnemonic 描述
V
CC
逻辑 电源 供应; +5 v
±
5%.
V
SS
负的 相似物 电源 供应; –15 v
±
5%.
V
DD
积极的 相似物 电源 供应; +15 v
±
5%.
DGND 数字的 地面.
AGND 相似物 地面.
V
REF
(+)一个, v
REF
(–)一个 涉及 输入 为 dac 一个. 这些 涉及 电压 是 涉及 至 agnd.
V
REF
(+)b, v
REF
(–)b 涉及 输入 为 dac b. 这些 涉及 电压 是 涉及 至 agnd.
V
REF
(+)c, v
REF
(–)c 涉及 输入 为 dac c. 这些 涉及 电压 是 涉及 至 agnd.
V
REF
(+)d, v
REF
(–)d 涉及 输入 为 dac d. 这些 涉及 电压 是 涉及 至 agnd.
V
输出
一个...v
输出
D dac 输出.
CS
水平的-triggered 碎片 选择 输入 (起作用的 低). 这 设备 是 选择 当 这个 输入 是 低.
DB0 . . . DB13 并行的 数据 输入. 这 ad7836 能 接受 一个 笔直地 14-位 并行的 文字 在 db0 至 db13 在哪里
db13 是 这 msb 和 db0 是 这 lsb.
a0, a1, a2 地址 输入. a0, a1 和 a2 是 解码 至 选择 一个 的 这 five 输入 latches 为 一个 数据 转移.
CLR
异步的 clear 输入 (水平的 敏感的, 起作用的 低). 当 这个 输入 是 低, 所有 相似物 输出 是
切换 至 这 externally 设置 潜在的 在 这 dutgnd 管脚. 这 内容 的 数据 寄存器 一个 至 e 是
不 影响 当 这
CLR
管脚 是 带去 低. 当
CLR
是 brought 后面的 高, 这 dac 输出 revert
后面的 至 它们的 原来的 输出 作 决定 用 这 数据 在 它们的 数据 寄存器.
WR
水平的-triggered 写 输入 (起作用的 低), 当 起作用的 和 使用 在 conjunction 和
CS
至 写 数据 至
这 ad7836 输入 缓存区. 数据 是 latched 在 这 选择 数据 寄存器 在 这 rising 边缘 的
WR
.
dutgnd 一个 设备 sense 地面 为 dac 一个. vout 一个 是 关联 至 这 电压 应用 至 这个 管脚.
dutgnd b 设备 sense 地面 为 dac b. vout b 是 关联 至 这 电压 应用 至 这个 管脚.
dutgnd c 设备 sense 地面 为 dac c. vout c 是 关联 至 这 电压 应用 至 这个 管脚.
dutgnd d 设备 sense 地面 为 dac d. vout d 是 关联 至 这 电压 应用 至 这个 管脚.
SEL 选择 管脚, 起作用的 高 水平的 triggered 输入. 当 这 sel 输入 是 高, 这 用户 编写程序 值 在
datareg e 将 是 承载 在 所有 dac 寄存器 和 这 dac 输出 updated accordingly. 这 con-
tents 的 这 其它 数据 regs (a–d) 将 不 是 影响 用 这 sel 管脚.
管脚 配置
12
13
14
15
16
17
18
19
21
管脚 1
IDENTIFIER
顶 视图
(不 至 规模)
AD7836
nc = 非 连接
20
22
2324252627282930313233
34
35
36
37
38
39
40
41
42
43
44
1
234567891011
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
DGND
V
CC
CLR
V
输出
C
V
REF
(
–
)c
V
REF
(+)c
AGND
NC
V
DD
NC
V
SS
V
REF
(+)一个
V
REF
(
–
)一个
V
输出
一个
dutgnd c
V
REF
(+)d
V
REF
(
–
)d
V
输出
D
dutgnd d
DB13
DB12
DB11
DB10
DB9
DB8
dutgnd 一个
V
REF
(+)b
V
REF
(
–
)b
V
输出
B
dutgnd b
A2
A1
A0
SEL
CS
WR
: 点此下载
