AD6620
–7–rev. 0
定时 图解
clk, 输入, 并行的 输出
重置 和 par/ser = “1” establishes 并行的 输出 起作用的.
t
CLKH
t
CLKL
t
CLK
CLK
图示 3. clk 定时 (所需的)东西
CLK
in[15:0]
exp[2:0]
一个/b
t
SI
t
HI
数据
图示 4. 输入 数据 定时 (所需的)东西
CLK
out[15:0]
有效的 输出 数据
DV
输出
i/q
输出
t
DPR
t
DPF
I
Q
I
Q
I
一个
Q
一个
I
B
Q
B
t
DPF
图示 5. 并行的 输出 切换 特性
同步 脉冲: 从动装置 或者 主控
t
SY
t
HY
CLK
同步
NCO
同步
CIC
同步
RCF
图示 6. 同步 从动装置 定时 (所需的)东西
t
DY
CLK
同步
NCO
同步
CIC
同步
RCF
图示 7. 同步 主控 延迟
t
RESL
重置
图示 8. 重置 定时 (所需的)东西