AD28msp01
rev. 一个
–6–
和 receive 定时 作 好 作 一个 额外的 时钟 信号 为 串行
端口 定时.
这 receive clocks 是 这 rconv, rbit 和 rbaud 信号.
这 单独的 时钟 比率 是 可编程序的 和 是 所有 syn-
chronized 和 rconv.
这 transmit clocks 是 这 tconv, tbit 和 tbaud sig-
nals. 这 单独的 时钟 比率 是 可编程序的 和 是 所有
同步 和 tconv.
取决于 在 这 运行 模式, 这 转换器 clocks 能 是
同步 至 一个 外部 时钟 信号 (tsync) 或者 能 是
发生 内部. 这 clocks 能 是 调整 在 阶段 用 设置-
ting 这 适合的 阶段 调整 寄存器. 所有 这 ad28msp01
位/波特 clocks 有 一个 50% 职责 循环 除了 这 1600 hz 波特
比率. 这个 波特 比率 有 一个 33%–66% 职责 循环.
resampling interpolation 过滤
这 resampling interpolation 过滤 interpolates 这 数据 从
这 tconv 比率 至 1.7280 mhz. 这 数据 是 然后 resampled
(decimated) 在 阶段 和 这 rconv 时钟. 这 频率 re-
sponse 特性 的 这 resampling interpolation 过滤 是
完全同样的 至 这 频率 回馈 特性 的 这 反对-
imaging, 低-通过 过滤/interpolation 过滤 结合体.
图示 5 illustrates 这 影响 的 一个 resampling interpolation
过滤.
相似物 信号
抽样 在 9600 hz
输出 的
INTERPOLATION
过滤
输出 的
RESAMPLING
过滤
图示 5. 影响 的 interpolation 过滤
ax0 = dm(i2, m1); {read 数据 word}
ay0 = 8; {verify ad28msp01 地址 = 8}
ar = ax1 – ay0;
如果 eq jump goodstuff;
rti;
goodstuff;
modify (i3, m1); {point 至 第二 文字 的 tx buffer}
dm(i3, m0) = ax0;
mx1 = 6; {load 地址 文字 在 mx1}
ar = 0x06a7; {enable tx 和 rx autobuffer}
dm(0x3ff3) = ar; {write 至 sport 控制 register}
tx0 = mx1; {autobuffer start}
rti;
.endmod;
图示 4. ad28msp01 initialization 和 adsp-2101 loopback routine
串行 数据 输出
当 这 数字的 电源-向下位 (
PWDD
) 的 控制 寄存器 1
是 设置 至 1, 这 ad28msp01’s sport begins transmitting 数据 至
这 host 处理器. 所有 transfers 在 这 host 处理器 和
这 ad28msp01 组成 的 一个 串行 数据 输出 框架 同步
(sdofs) followed 用 一个 16-位 地址 文字, 然后 一个 第二
框架 同步 followed 用 一个 16-位 数据 文字. 地址/数据 文字
pairs 是 transmitted whenever 它们 变为 有. 这
模数转换器 takes precedence 在 这 interpolator 输出 数据. 如果 一个
新 文字变为 有 当 一个 串行 转移 是 在progress,
这 电流串行 转移 是 完成 在之前 这 新 文字开始
传递.
串行 数据 输入
这 host 处理器 必须 initiate 数据 transfers 至 这
ad28msp01 用 asserting 这 串行 数据 输入 框架 同步
(sdifs) 高. 各自 的 这 16-位 地址 文字 和 16-位 数据
文字 transfers begins 一个 串行 时钟 循环 之后 sdifs 是 作-
serted. 这 地址 文字 总是 precedes 这 数据 文字. 这
第二 串行 数据 输入 框架 同步 为 这 数据 文字 能 是 作-
serted 作 early 作 这 last 位 的 这 地址 文字 是 transmitted,
或者 任何 时间 之后.
这 host 处理器 必须 assert sdifs shortly 之后 这 rising
边缘 的 sclk 和 必须 维持 sdifs 高 为 一个 循环 是-
导致 sdifs 是 clocked 用 这 sclk 下落 边缘. 数据 是 然后
驱动 从 这 host 处理器 shortly 之后 这 rising 边缘 的
这 next sclk 和 是 clocked 在 这 ad28msp01 在 这 下降-
ing 边缘 的 sclk 在 那 循环. 各自 位 的 一个 16-位 地址 和
16-位 数据 文字 是 因此 clocked 在 这 ad28msp01 在 这
下落 边缘 的 sclk (msb 第一).
如果 sdifs 是 asserted 高 又一次 在之前 这 终止 的 这 呈现
数据 文字 转移, 它 是 不 公认的 直到 这 下落 边缘 的
sclk 在 这 last (lsb) 循环.
当 这 串行 端口 receives 一个 interpolator 或者 dac 输入
文字, 它 写 这 值 至 一个 内部的 寄存器 这个 是 读 用
这 ad28msp01 当 它 是 需要. 这个 准许 这 host 至 send
数据 words 在 任何 时间 在 这 样本 时期.
便条: 精确的 sport 定时 (所需的)东西 是 定义 在 这
“specifications” 部分 的 这个 数据 薄板.
时钟 一代
这 ad28msp01 发生 所有 transmit 和 receive clocks
necessary 至执行 标准 voice-等级 modems. 这
ad28msp01 能 发生 六 不同的 时钟信号为 transmit
: 点此下载
