rev. b
–10–
AD7008
并行的 配置
这 ad7008 功能 全部地 在 这 并行的 模式. 那里 是
二 并行的 模式 的 运作. 两个都 是 类似的 但是 是 tai-
lored 为 不同的 总线 widths, 8 和 16 位. 所有 模式 的 运算-
限定 能 是 控制 用 这 并行的 接口.
在 电源 向上 和 重置, 这 碎片 必须 是 配置 用 instruc-
ting 这 command 寄存器 如何 至 运作. 这 command reg-
ister 将 是 使用 至 设置 这 设备 向上 为 8- 或者 16-位 模式,
RF
输入
(触角)
330
Ω
330
Ω
4.7
µF
100
nF
100
nF
中点
偏差
发生器
OPTIONAL
BPF
或者 lpf
VMID
10
Ω
10
Ω
通带
过滤
AGC
探测器
PLL
90
°
0
°
fm 输出
am 输出
偏差
电路
PTAT
电压
agc 电压
pll 输入
RECEIVED
信号
力量
指示信号
R
设置
390
Ω
5
Ω
5
Ω
AD7008
过滤
0.1µf
–16dBm
10 位
AD607
图示 13. ad7008 和 ad607 接受者 电路
睡眠 模式, 振幅 控制 和 同步 逻辑. 在
重置, 这 碎片 defaults 至 8-位 总线, 非 振幅 控制 和
逻辑 同步. 这 代号 fragment 在下 indicates 如何
这 initialization 代号 为 这 ad7008 might 看 使用 这
adsp-21020.
{dds_para 是 一个 端口 定义 至 decode 为
这 并行的 组装 寄存器 写 脉冲波.
dds_内容 是 一个 端口 定义 至 decode 为
这 tc 控制 加载 管脚. 这 command reg-
ister 必须 第一 是 承载 和 configura-
tion 信息. 在 这个 例子, 这 碎片
是 设置 向上 为 16 位 数据. 看 表格 iii
为 详细信息.}
r4 = 0x00010000; {16 位, 正常的 运算., am
无能, synchronizer
enabled}
dm(dds_para) = r4; {write 数据 至 并行的
组装 register}
r4 = 0x00000000;
dm(dds_内容) = r5; {no 数据 写, 数据 是
just transferred 从
并行的 组装
寄存器 至 这 command
register}
r4 = 0x051e0000; {1 mhz=051eb852, 加载 高
文字 first}
dm(dds_para) = r4;
r4 = 0xb8520000; {now 加载 低 word}
dm(dds_para)=r4;
r4 = 0x80000000; {transfer 数据 从 这
并行的 组装
寄存器 至 freq0}
dm(dds_内容)=r4;
local 振荡器
这 ad7008 是 好 suited 为 产品 此类 作 local oscilla-
tors 使用 在 超级的-heterodyne 接受者. 虽然 这 ad7008
能 是 使用 在 一个 多样性 的 接受者 设计, 一个 简单的 local os-
C1
0.1µf
6
4
5
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
7
9
10
11
12
13
14
15
G1
G
2A
G
2B
+5V
DMS1
DMWR
R5
390
C2
0.1µf
DMD24
DMD25
DMD26
DMD27
DMD28
DMD29
DMD30
DMD31
DMD32
DMD33
DMD34
DMD35
DMD36
DMD37
DMD38
DMD39
19
20
21
22
23
24
25
26
8
9
10
11
12
13
14
15
16
TC0
TC1
TC2
TC3
加载
SCLK
SDATA
FSELECT
CLK
重置
睡眠
CS
地
DMD36
DMD37
DMD38
DMD39
重置
V
CC
V
EE
50MHz
U2
+5V
K1115
7
14
输出
V
REF
竞赛
IOUT
IOUT
FSADJUST
V
AA
V
DD
V
DD
V
DD
AGND
DGND
DGND
DGND
DGND
测试
44
7
18
29
43
40
3
17
28
39
+5V
+5V
+5V
+5V
4
5
6
+5V
+5V
R4
49.9
2
1
R3
49.9
C
B
一个
DMA02
DMA01
DMA00
3
2
1
U1
74HC138
U3
AD7008
8
dmdxx–data 位
dmaxx–address 位
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
WR
27
32
33
34
35
36
41
42
31
30
38
37
图示 12. 并行的 接口 至 一个 16- 或者 32-位 dsp 或者
微处理器
: 点此下载
