AD7008
rev. b
–7–
表格 ii. 源 和 destination 寄存器
TC3 TC2 TC1 TC0 加载 源 寄存器 destination 寄存器
X X X X 0 n/一个 n/一个
0 0 X X 1 并行的 COMMAND*
1 0 0 0 1 并行的 FREQ0
1 0 0 1 1 并行的 FREQ1
1 0 1 0 1 并行的 阶段
1 0 1 1 1 并行的 IQMOD
1 1 0 0 1 串行 FREQ0
1 1 0 1 1 串行 FREQ1
1 1 1 0 1 串行 阶段
1 1 1 1 1 串行 IQMOD
*the command 寄存器 能 仅有的 是 承载 从 这 并行的 组装 寄存器.
表格 iii. ad7008 控制 寄存器
寄存器 大小 重置 状态 描述
command reg* 4 位 cr3–cr0 所有 zeros command 寄存器. 这个 是 写 至 使用 这 并行的 组装 寄存器.
freq0 reg 32 位 db31–db0 所有 zeros 频率 寄存器 0. 这个 定义 这 输出 频率, 当
fselect = 0, 作 一个 fraction 的 这 时钟 频率.
freq1 reg 32 位 db31–db0 所有 zeros 频率 寄存器 1. 这个 定义 这 输出 频率, 当
fselect = 1, 作 一个 fraction 的 这 时钟 频率.
阶段 reg 12 位 db11–db0 所有 zeros 阶段 补偿 寄存器. 这 内容 的 这个 寄存器 是 增加 至 这
输出 的 这 阶段 accumulator.
iqmod reg 20 位 db19–db0 所有 zeros i 和 q 振幅 调制 寄存器. 这个 定义 这 振幅 的
这 i 和 q 信号 作 10-位 twos complement 二进制的 fractions.
db[19:10] 是multiplied 用 这 quadrature (sine 组件 和
multiplied 用这 在-阶段 (cosine) 组件.
*on 电源 向上, 这 command 寄存器 应当 是 配置 用 这 用户 为 这 desired 模式 在之前 运作.
表格 iv. command 寄存器 bits*
CR0 = 0 第八-位 databus. 管脚 d15–d8 是 ignored 和 这 并行的 组装 寄存器 shifts 第八 places left 在 各自 写.
hence 四 successive 写 是 必需的 至 加载 这 32-位 并行的 组装 寄存器, 图示 6.
= 1 十六-位 databus. 这 并行的 组装 寄存器 shifts 16 places left 在 各自 写. hence 二 successive 写 是
必需的 至 加载 这 32-位 并行的 组装 寄存器, 图示 5.
CR1 = 0 正常的 运作.
= 1 低 电源 睡眠 模式. 内部的 clocks 和 这 dac 电流 来源 是 转变 止.
CR2 = 0 振幅 调制 绕过. 这 输出 的 这 sine lut 是 直接地 sent 至 这 dac.
= 1 振幅 调制 使能. iq 调制 是 使能 准许 am 或者 qam 至 是 执行.
CR3 = 0 synchronizer 逻辑 使能. 这 fselect, 加载 和 tc3–tc0 信号 是 passed 通过 一个 4-平台 pipeline
至 同步 它们 和 这 时钟, avoiding metastability 问题.
= 1 synchronizer 逻辑 无能. 这 fselect, 加载 和 tc3–tc0 信号 绕过 这 同步 逻辑. 这个
准许 为 faster 回馈 至 这 控制 信号.
*the command 寄存器 能 仅有的 是 承载 从 这 并行的 组装 寄存器.
表格 i. latency 表格
Latency
函数 (synchronizer 使能 cr3 = 0
1
)
FSelect 14t
1
阶段 13t
1
iq mod 11t
1
便条
1
所有 latencies 是 减少 用 4t
1
当 cr3 = 1 (synchronizer 无能). 1t
1
是
equal 至 一个 pipeline 延迟.
: 点此下载
