dout 有效的 定时 典型的. 数据 应当 是
clocked 在 这 µp 在 sclk’s rising 边缘.
4) 拉
CS
/shdn 高 在 或者 之后 这 16th 下落 时钟
边缘. 如果
CS
/shdn 仍然是 低, trailing zeros 将 是
clocked 输出 之后 这 lsb.
5) 和
CS
/shdn 高, wait 在 least 60ns (t
CS
) 在之前
开始 一个 新 转换 用 拉
CS
/shdn 低.
一个 转换 能 是 aborted 用 拉
CS
/shdn
高 在之前 这 转换 ends; wait 在 least 60ns
在之前 开始 一个 新 转换.
数据 能 是 输出 在 二 8-位 sequences 或者 continu-
ously. 这 字节 将 包含 这 结果 的 这 转换
padded 和 三 leading ones 和 这 频道 identi-
fication 在之前 这 msb. 如果 这 串行 时钟 hasn’t 被
idled 之后 这 last lsb 和
CS
/shdn 是 保持 低,
dout 发送 trailing zeros.
spi 和 microwire 接口
当 使用 spi (图示 8a) 或者 microwire (图示 8b)
接口, 设置 cpol = 0 和 cpha = 0. 转换
begins 和 一个 下落 边缘 在
CS
/shdn (图示 8c).
二 consecutive 8-位 readings 是 需要 至 获得
这 全部 12-位 结果 从 这 模数转换器. dout 数据 transi-
tions 在 这 串行 时钟’s 下落 边缘 和 是 clocked
在 这 µp 在 sclk’s rising 边缘. 这 第一 8-位 数据
stream 包含 三 leading ones, 这 频道 identi-
max144/max145
+2.7v, 低-电源, 2-频道, 108ksps,
串行 12-位 adcs 在 8-管脚 µmax
______________________________________________________________________________________ 11
• • •
• • •
• • •
cs/shdn
SCLK
DOUT
t
CL
t
DV
t
CH
t
SCLKS
高-2 高-2
t
CS
t
做
t
TR
图示 7. 详细地 串行-接口 定时 sequence
MAX144
MAX145
cs/shdn
SCLK
DOUT
i/o
SK
SI
MICROWIRE
cs/shdn
SCLK
DOUT
i/o
SCK
MISO
V
DD
SS
MAX144
MAX145
SPI
图示 8a. spi 连接
8b. microwire 连接
CHID D11 D10 D9 D8
1 2 3 4 5 6 7 8 9 10111213141516
D7 D6 D5 D4 D3
高-z
DOUT*
cs/shdn
SCLK
1st 字节 读 2nd 字节 读
抽样 instant
*when cs/shdn 是 高, dout = 高-z
MSB LSB
D2 D1 D0
图示 8c. spi/microwire 接口 定时 sequence (cpol = cpha = 0)
: 点此下载
