2
1 meg x 16 edo dram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
d52_b.p65 – rev. b; pub. 3/01 ©2001, micron 技术, inc
16mb: 1 meg x16
edo dram
图示 1
oe# 控制 的 dqs
V
V
IH
IL
casl#/cash#
V
V
IH
IL
RAS#
V
V
IH
IL
地址
行 column (一个)
column (b)
don’t 小心
未阐明的
V
V
IH
IL
OE#
V
V
IOH
IOL
打开
DQ
t
OD
有效的 数据 (b)
有效的 数据 (一个)
column (c)
有效的 数据 (一个)
t
OE
有效的 数据 (c)
column (d)
有效的 数据 (d)
t
OD
t
OEHC
t
OD
t
OEP
t
OES
这 dqs go 后面的 至
低-z 如果
t
oes 是 符合.
这 dqs 仍然是 高-z
直到 这 next cas# 循环
如果
t
oehc 是 符合.
这 dqs 仍然是 高-z
直到 这 next cas# 循环
如果
t
oep 是 符合.
一个 逻辑 高 在 we# dictates 读 模式, 当 一个
逻辑 低 在 we# dictates 写 模式. 在 一个 写
循环, 数据-在 (d) 是 latched 用 这 下落 边缘 的 我们 或者
cas# (casl# 或者 cash#), whichever occurs last. 一个
early 写 occurs 当 我们 是 带去 低 较早的 至
也 cas# 下落. 一个 late 写 或者 读-modify-
写 occurs 当 我们 falls 之后 cas# (casl# 或者
cash#) 是 带去 低. 在 early 写 循环,
这 数据 输出 (q) 将 仍然是 高-z, regardless 的
这 状态 的 oe#. 在 late 写 或者 读-
modify-写 循环, oe# 必须 是 带去 高 至
使不能运转 这 数据 输出 较早的 至 应用 输入 数据.
如果 一个 late 写 或者 读-modify-写 是 attempted
当 keeping oe# 低, 非 写 将 出现, 和 这
数据 输出 将 驱动 读 数据 从 这 accessed
location.
这 16 数据 输入 和 16 数据 输出 是 routed
通过 16 管脚 使用 一般 i/o. 管脚 方向 是
控制 用 oe# 和 we#.
这 1 meg x 16 dram 必须 是 refreshed periodi-
cally 在 顺序 至 retain 贮存 数据.
的 这 二 信号 结果 在 一个 字节 写 循环. casl#
transitioning 低 选择 一个 进入 循环 为 这 更小的
字节 (dq0-dq7), 和 cash# transitioning 低 se-
lects 一个 进入 循环 为 这 upper 字节 (dq8-dq15).
各自 位 是 uniquely addressed 通过 这 20 ad-
dress 位 在 读 或者 写 循环. 这些 是
entered 10 位 (a0-a9) 在 一个 时间. ras# 是 使用 至 获得
这 第一 10 位 和 cas#, 这 latter 10 位.
这 cas#
函数 也 确定 whether 这 循环 将 是 一个
refresh 循环 (ras# 仅有的) 或者 一个 起作用的 循环 (读,
写 或者 读-写) once ras# 变得 低.
这 casl# 和 cash# 输入 内部 发生 一个
cas# 信号 那 功能 像 这 单独的 cas# 输入
在 其它 drams. 这 关键 区别 是 各自 cas# 输入
(casl# 和 cash#) 控制 它的 相应的 第八
dq 输入 在 写 accesses. casl# 控制
dq0-dq7, 和 cash# 控制 dq8-dq15. 这 二
cas# 控制 给 这 1 meg x 16 两个都 字节 读 和
字节 写 循环 能力.
一般 描述 (持续)
: 点此下载
