rev. 0
ad5303/ad5313/ad5323
–
16
–
ad5303/ad5313/ad5323 作 一个 digitally 可编程序的
window 探测器
一个 digitally 可编程序的 upper/更小的 限制 探测器 使用 这
二 dacs 在 这 ad5303/ad5313/ad5323 是 显示 在 图示
42. 这 upper 和 更小的 限制 为 这 测试 是 承载 至 dacs
一个 和 b 这个, 在 转变, 设置 这 限制 在 这 cmp04. 如果 这
信号 在 这 v
在
输入 是 不 在里面 这 编写程序 window, 一个
led 将 表明 这 失败 情况.
V
REF
一个
V
REF
B
SCLK
DIN
同步
V
DD
地
V
输出
一个
V
输出
B
+5V
0.1
F 10
F
SCLK
DIN
同步
V
REF
V
在
1/2
CMP04
1k
失败
通过/
失败
1k
通过
1/6 74hc05
ad5303/
ad5313/
AD5323
图示 42. Window 探测器 使用 ad5303/ad5313/AD5323
coarse 和 fine 调整 使用 这 ad5303/ad5313/
AD5323
这 dacs 在 这 ad5303/ad5313/ad5323 能 是 paired
一起 至 表格 一个 coarse 和 fine 调整 函数, 作
显示 在 图示 43. dac 一个 是 使用 至 提供 这 coarse ad-
justment 当 dac b 提供 这 fine 调整. varying
这 比率 的 r1 和 r2 将 改变 这 相关的 效应 的 这
coarse 和 fine adjustments. 和 这 电阻 值 和 exter-
nal 涉及 显示, 这 输出 放大器 有 统一体 增益 为 这
dac 一个 输出, 所以 这 输出 范围 是 0 v 至 2.5 v – 1 lsb.
为 dac b 这 放大器 有 一个 增益 的 7.6
×
10
–3
, 给 dac b
一个 范围 equal 至 19 mv.
这 电路 是 显示 和 一个 2.5 v 涉及, 但是 涉及 volt-
ages 向上 至 v
DD
将 是 使用. 这 运算 放大器 表明 将 准许 一个
栏杆-至-栏杆 输出 摆动.
1
F
V
REF
一个
V
DD
地
V
输出
B
0.1
F
10
F
V
DD
= +5v
V
输出
V
在
地
EXT
REF
ad820/
OP295
+5V
R3
51.2k
R4
390
ad780/ref192
和 v
DD
= +5v
V
输出
一个
V
REF
B
R1
390
R2
51.2k
V
输出
ad5303/
ad5313/
AD5323
图示 43. coarse/fine 调整
daisy-chain 模式
这个 模式 是 使用 为 updating serially-连接 或者 保卫-
alone 设备 在 这 rising 边缘 的
同步
. 为 系统 那
包含 一些 dacs, 或者 在哪里 这 用户 wishes 至 读 后面的
这 dac 内容 为 diagnostic 目的, 这 sdo 管脚 将 是
使用 至 daisy-chain 一些 设备 一起 和 提供 串行
readback.
用 连接 dcen (daisy-chain 使能) 管脚 高, 这
daisy-chain 模式 是 使能. 它 是 系 低 在 这 情况 的
保卫-alone 模式. 在 daisy-chain 模式 这 内部的 gating
在 sclk 是 无能. 这 sclk 是 continuously 应用 至 这
输入 变换 寄存器 当
同步
是 低. 如果 更多 比 16 时钟
脉冲 是 应用, 这 数据 ripples 输出 的 这 变换 寄存器 和
呈现 在 这 sdo 线条. 这个 数据 是 clocked 输出 之后 这
下落 边缘 的 sclk 和 是 有效的 在 这 subsequent rising 和
下落 edges. 用 连接 this 线条 至 这 din 输入 在 这
next dac 在 这 chain, 一个 multidac 接口 是 构成.
十六 时钟 脉冲 是 必需的 为 各自 dac 在 这 系统.
因此, 这 总的 号码 的 时钟 循环 必须 equal 16n
在哪里 n 是 这 总的 号码 的 设备 在 这 chain. 当 这
串行 转移 至 所有 设备 是 完全,
同步
应当 是 带去
高. 这个 阻止 任何 更远 数据 正在 clocked 在 这 输入
变换 寄存器.
一个 持续的 sclk 源 将 是 使用 如果 它 能 是 arranged
那
同步
是 使保持 低 为 这 准确无误的 号码 的 时钟 循环.
alternatively, 一个 burst 时钟 containing 这 精确的 号码 的 时钟
循环 将 是 使用 和
同步
带去 高 一些 时间 后来的.
当 这 转移 至 所有 输入 寄存器 是 完全, 一个 一般
LDAC
信号 updates 所有 dac 寄存器 和 所有 相似物 输出
是 updated 同时发生地.
68HC11*
MISO
同步
DIN
SCLK
MOSI
SCK
PC7
PC6
LDAC
SDO
同步
SCLK
LDAC
SDO
同步
SCLK
LDAC
SDO
DIN
DIN
*additional 管脚 omitted 为 clarity
ad5303/
ad5313/
AD5323*
(dac 1)
ad5303/
ad5313/
AD5323*
(dac 2)
ad5303/
ad5313/
AD5323*
(dac n)
图示 44. daisy-chain 模式
: 点此下载
