DS21Q50
8 的 87
图示 1-1. 块 图解
RRING1
receive-一侧
Framer
transmit-一侧
Formatter
TCLK1
TSER1
RSER1
SYSCLK1
RSYNC1
ElasticStore
一个nd
ibo 缓存区
TRING1
TTIP1
jitter attenuator
也 transmit 或者 receive path
Receive
线条 i/f
时钟 / 数据
恢复
RTIP1
vco/pll
Transmit
线条 i/f
数据
时钟
同步
同步
时钟
数据
IBO
缓存区
分隔 用
2/4/8
MCL
TSYNC1
同步
控制
bu ck
MUX
tx ck
MUX
一个
B
一个
B
C
用户输出
选择
OUTA
OUTB
rclk transceiver 2
rclk transceiver 3
rclk transceiver 4
MUX
4/8/16mhz
Synthesizer
backup 时钟 mux
transceivers 2, 3, 和 4
4/8/16mck
REFCLK
系统
接口
TRANSMIT
时钟 源
transceiver 1of 4
TRANSMIT
一侧
RECEIVE
一侧
local loopback
偏远的 loopback
framer loopback
LOTC
发现
2.048mhz
d0 至 d7/
一个d0 至 ad7
TS1
INT
WR
(r/
W
)
RD
(
ds)
CS
一个LE(作)/a5
一个0 至 a4
并行的 &放大; 测试 控制 端口
(routed 至 所有 blocks)
BTS
BTS
TS0
PBT
一个JACOI
一个JACKI
一个lternate
Jitter
一个ttenuator
: 点此下载
