®
dsp101/102
10
图示 4. 输出 结构 的 dsp102.
数据 转移
这 内部的 一个/ds 发生 18 位 的 数据, transmitting 这
数据 msb 第一. 当 读 用 一个 dsp ic 编写程序 至
接受 16 位 的 数据, 这 第一 16 msb 位 的 数据 从 这
dsp101, 或者 各自 频道 的 这 dsp102, 将 是 shifted 在
这 处理器’s 输入 变换 寄存器, 和 这 last 二 least
重大的 位 的 数据 从 这 一个/d 将 是 ignored,
虽然 它们 将 安静的 是 呈现 在 这 串行 数据 线条.
当 这 dsp 处理器 是 编写程序 至 接受 words 的
更多 比 16-位 长度 (典型地 24-位 或者 32-位), 这
dsp101 和 dsp102 将 transmit 这 全部 18-位 转换
结果, 之后 这个 这 信息 输入 在 这 tag 输入
(或者 taga 和 tagb 在 这 dsp102) 将 是 appended 至
这 输出 文字. (看 tag 特性 在下.)
在 这 cascade 模式, 这 dsp102 将 第一 transmit 这 16
msbs 从 频道 一个, followed 用 这 全部 18 位 从
频道 b, 虽然 dsp processors 编写程序 至 接受
32 位 的 数据 将 ignore 这 最终 二 位 的 信息
在 频道 b. 看 这 dsp102 cascade 模式 部分 在下
为 详细信息 的 这 cascade 模式.
数据 同步
一个 转变 command 两个都 initiates 一个 转换 和 开始
这 处理 为 transmitting 数据 从 这 previous 变换器-
sion. 转变 commands 能 来到 在 任何 时间, 完全地
异步的 至 这 转换 时钟 或者 这 位 时钟, 和
这 转换 时钟 将 也 是 独立 的 这 位
时钟. 这 dsp101 和 dsp102 内部 同步 这
输出 数据, 同步 脉冲波, 和 tag 输入 至 这 位 时钟.
当 这 转变 command, 转换 时钟 和 位 时钟
能 是 异步的, 系统 效能 是 通常地 en-
hanced 用 同步 所有 的 它们 至 一个 系统 主控
时钟, whenever 这 应用 准许. 这个 降低
改变 在 数字的 负载 和 电流 当 这 核心的 s/h
转变 和 一个/d 位 decisions 是 occurring. 在里面 这
dsp101 和 dsp102 themselves, 运动 异步的
转变 commands, 转换 clocks 和 位 clocks typi-
cally degrades 效能 仅有的 一些 db, 作 显示 在 这
各种各样的 典型 效能 曲线, 但是 这 系统 板
设计 能 容易地 有 更多 效应.
当 一个 转变 command 是 received, 这 内部的 逻辑
发生 一个 适合的 同步 脉冲波, 同步 至 xclk,
作 显示 在 图示 1. 这 输出 同步 脉冲波 将 是 起作用的
高 或者 起作用的 低 取决于 在 whether 一个 高 或者 一个
低, 各自, 是 输入 在 ssf (管脚 12).
这 转变 command 也 导致 这 转换 结果
从 这 previous 转换 至 是 承载 在 这 输出
变换 寄存器, 同步的 至 xclk. 图示 4 显示 这
运作 的 这 内部的 数据 变换 寄存器 在 这 dsp102.
这 dsp101 是 basically 类似的, 但是 包含 仅有的 这 顶 的
这 图示, 表明 这 souta path.
(lsb)
18
16
14
12
10
8
6
4
2
(msb)
1
18-位 寄存器
频道 b 转换 结果 从 sar
变换/加载
(1)
CONV
CLKIN
XCLK
TAGB
18
(lsb)
D
1
16
14121086421
(msb)
18-位 寄存器
频道 一个 转换 结果 从 sar
CONV
CLKIN
XCLK
变换/加载
(1)
TAGA
18-位 变换 寄存器
18-位 变换 寄存器
18-位 变换 寄存器
18-位 变换 寄存器
SOUTA
SOUTB
D
2
E
CASC
便条: (1) 信号 内部的 至 dsp101/dsp102 这个 也 发生 同步 脉冲波.
RCK
D1
D1
D
RCK
D
: 点此下载
