®
dsp101/102
11
在 这 内部的 successive approximation 转换
处理, 这 转换 结果 是 shifted 在 这 输入 变换
寄存器 的 这 输出 平台 在 这 dsp102. 一个 新 转变
command latches 那 数据 在 这 18-位 并行的 latches
显示. 这 内部的 信号 那 也 发生 这 同步
脉冲波, labeled “shift/load” 在 图示 4, synchronously 负载
这 转换 数据 在 这 输出 变换 寄存器 在 这 rising
边缘 的 xclk. 这 转换 结果 是 然后 clocked 输出
的 这 变换 寄存器 在 subsequent rising edges 的 xclk.
数据 转移 时钟
xclk 是 这 数据 转移 时钟, 或者 位 时钟, 为 这 系统,
和 是 一个 输入 为 这 dsp101 或者 dsp102. 这个 输入 是
ttl- 和 74hc-水平的 兼容. 这 串行 数据 和 同步
输出 是 同步 内部 至 这个 时钟, 和 数据
有效的 在 这 rising 边缘 的 xclk, 每 这 定时 显示 在
图示 1. 数据 输入 在 管脚 18 (tag) 在 这 dsp101, 或者 在
管脚 18 和 19 在 这 dsp102 (taga 和 tagb), 将 是
clocked 在 这 输出 变换 寄存器 在 这 rising 边缘 的
xclk, 作 discussed 在 这 tag 特性 部分.
转换 时钟
这 相似物-至-数字的 转换器 sections 在 这 dsp101 和
dsp102 是 设计 至 提供 精确 conversions
下面 worst 情况 情况 的 供应, 温度, 等
在 顺序 至 达到 一个 全部 200khz 抽样 能力, 它们
是 设计 至 使用 一个 33% 职责 循环 转换 时钟
(clkin 在 管脚 10) 作 显示 在 图示 1. 这 时钟 是 低
图示 6. dsp101 或者 dsp102 电源 供应 连接.
图示 5. dsp101 或者 dsp102 转换 时钟 电路.
至 other
dsp102's clkin for
同步的 运作
Ω
1M
结晶 是 cts knight mp122 12.288mhz,
20pf 加载, 序列 resonant 模式.
12.288mhz
÷3
sar clock
控制
10pF
10
11
dsp101 或者 dsp102
CLKOUT
OSC2OSC1
13 14
10pF
CLKIN
长 足够的 为 内部的 相似物 电路系统 至 settle suffi-
ciently 在 位 decisions 至 insure 评估 精度. 位
decisions 在 这 一个/d 是 然后 制造 在 这 rising 边缘 的
clkin.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
10µF
10µF
0.1µf
VPOTA
AGND
REF
VPOTB
10µF
dsp101 或者 dsp102
+
+
+
+
10µF 0.01µf
–5v analog
+5v analog
+5v digital
v –
v +
DGND
DGND
v
A
A
D
= 相似物 ground
= 数字的 ground
(1)
(1)
注释: (1) 管脚 1 和 管脚 26 必须 是 绕过 和 10µf tantalum 电容, 在 两个都 这 dsp101 和 dsp102.
(2) 保护 从 电源 供应 momentary overrange.
10
Ω
(2)
: 点此下载
