快 激励 块 数据手册
E
12
产品 预告(展)
3.0 principles 的 运作
这 快 激励 块 flash 记忆 组件
包含 一个 在-碎片 wsm 至 manage 块 擦掉
和 程序. 它 准许 为 cmos-水平的 控制
输入, fixed 电源 供应, 和 minimal 处理器
overhead 和 内存-像 接口 timings.
3.1 总线 行动
所有 总线 循环 至和 从 flash 记忆 遵从 至
标准 微处理器 总线 循环.
3.1.1 读
这 flash 记忆 有 三 读 模式 有:
读 排列, identifier 代号, 和 状态 寄存器.
这些 模式 是 accessible 独立 的 这
V
PP
电压. 这 适合的 读 command (读
排列, 读 identifier 代号, 或者 读 状态
寄存器) 必须 是 写 至 这 cui 至 enter 这
要求 读 模式. 在之上 最初的 电源-向上 或者 exit
从 重置, 这 设备 defaults 至 读 排列 模式.
当 读 信息 从 主要的 blocks 在 读
排列 模式, 这 设备 支持 二 高-
效能 读 配置: 异步的
页-模式 和 同步的 burst-模式.
异步的 页-模式 是 这 default 状态 和
提供 高 数据 转移 比率 为 非-clocked
记忆 subsystems. 在 这个 状态, 数据 是 内部
读 和 贮存 在 一个 高-速 页 缓存区. 一个
1:0
地址 数据 在 这 页 缓存区. 这 页 大小 是
四 words. 这 其它 读 配置,
同步的 burst-模式, 是 使能 用 writing 至
读 配置 寄存器. 这个 寄存器 sets 这
读 配置, burst 顺序, 频率
配置, 和 burst 长度. 在 同步的
burst-模式, 这 设备 latches 这 最初的 地址
然后 输出 一个 sequence 的 数据 和 遵守 至 这
输入 clk 和 读 配置 设置.
读 行动 从 这 参数 blocks,
identifier 代号 和 状态 寄存器 transpire 作
单独的 异步的 或者 同步的 读循环.
这 读 配置 寄存器 设置 确定
whether 或者 不 读 行动 是 异步的 或者
同步的.
为 所有 读 行动, ce# 必须 是 驱动 起作用的
至 使能 这 设备, adv# 必须 是 驱动 低 至
打开 这 内部的 地址 获得, 和 oe# 必须 是
驱动 低 至 活动 这 输出. 在 异步的
模式, 这 地址 是 latched 当 adv# 是 驱动
高. 在 同步的 模式, 这 地址 是 latched
用 adv# going 高 或者 adv# 低 在 conjunction
和 一个 rising (下落) 时钟 边缘, whichever occurs
第一. we# 必须 是 在 v
IH
. 计算数量 14 通过 19
illustrate 不同的 读 循环.
3.1.2 输出 使不能运转
和 oe# 在 一个 逻辑-高 水平的 (v
IH
), 这 设备
输出 是 无能. 输出 管脚 dq
0
–DQ
15
是
放置 在 一个 高-阻抗 状态.
3.1.3 备用物品
deselecting 这 设备 用 bringing ce# 至 一个 逻辑-
高 水平的 (v
IH
) places 这 设备 在 备用物品 模式,
这个 substantially 减少 设备 电源
消耗量. 在 备用物品, 输出 是 放置 在 一个
高-阻抗 状态 独立 的 oe#. 如果
deselected 在 程序 或者 擦掉 运作, 这
设备 持续 至 consume 起作用的 电源 直到 这
程序 或者 擦掉 运作 是 完全.
3.1.4 写
commands 是 写 至 这 cui 使用 标准
微处理器 写 timings 当 adv#, we#,
和 ce# 是 起作用的 和 oe# inactive. 这 cui
做 不 occupy 一个 addressable 记忆 location.
这 地址 是 latched 在 这 rising 边缘 的 adv#,
we#, 或者 ce# (whichever occurs 第一) 和 数据
需要 至 execute 一个 command 是 latched 在 这
rising 边缘 的 we# 或者 ce# (whichever 变得 高
第一). 写 行动 是 异步的.
因此, clk 是 ignored 在 写 行动.
图示 20 illustrates 一个 写 运作.
: 点此下载
