快 激励 块 数据手册
E
6
产品 预告(展)
2.0 产品 描述
这个 部分 describes 这 引脚 和 块
architecture 的 这 设备 家族.
2.1 Pinouts
intel’s 快 激励 块 flash 记忆 家族
提供 upgrade paths 在 各自 包装 引脚 向上
至 这 16-mbit 密度. 这 家族 是 有 在
µ
bga csp 和 56-含铅的 ssop 包装. pinouts
为 这 8- 和 16-mbit 组件 是 illustrated 在
计算数量 1 和 2.
2.2 管脚 描述
这 管脚 描述 表格 describes 管脚 用法.
123456789
一个
B
C
D
E
F
10
一个
14
一个
15
一个
12
一个
11
一个
8
地
一个
20
WE#
CLK V
CC
一个
19
V
PP
一个
17
一个
5
一个
4
一个
13
一个
10
一个
21
一个
18
一个
7
一个
6
一个
1
一个
2
一个
3
一个
9
WP#RST#
ADV#
V
CCQ
DQ
7
DQ
12
DQ
10
DQ
9
DQ
0
CE#DQ
13
DQ
11
DQ
4
一个
16
DQ
15
DQ
6
DQ
2
DQ
1
OE#
WAIT# 地 DQ
14
地
V
CCQ
DQ
8
地
一个
0
DQ
5
DQ
3
V
CC
16M
32M
64M
注释:
1. shaded 连接 表明 upgrade 地址 连接. 更小的 密度 设备 将 不 有 upper 地址 焊盘
balls. routing 是 不 推荐 在 这个 范围.
2. 一个
20
和 一个
21
是 这 upgrade 地址 为 潜在的 32-mbit 和 64-mbit 设备 (目前 不 在 road 编排).
3. 涉及 这
微观的 球 grid 排列 包装 机械的 规格 和 媒介 信息
在 intel’s world 宽 网
home 页 为 详细地 包装 规格.
图示 1. 56-球
µbga* 包装 引脚 (顶 视图, 球 向下)
: 点此下载
