飞利浦 半导体
SC16C2552
双 uart 和 16-字节 transmit 和 receive fifos
产品 数据 rev. 03 — 20 六月 2003 6 的 38
9397 750 11636
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
6. 函数的 描述
这 sc16c2552 提供 串行 异步的 receive 数据 同步,
并行的-至-串行 和 串行-至-并行的 数据 conversions 为 两个都 这 传输者 和
接受者 sections. 这些 功能 是 需要 为 converting 这 串行 数据
stream 在 并行的 数据 那 是 必需的 和 数字的 数据 系统. 同步 为
这 串行 数据 stream 是 accomplished 用 adding 开始 和 停止 位 至 这 transmit
数据 至 表格 一个 数据 character. 数据 integrity 是 insured 用 attaching 一个 parity 位 至 这
数据 character. 这 parity 位 是 审查 用 这 接受者 为 任何 传递 位
errors. 这 sc16c2552 是 fabricated 和 一个 先进的 cmos 处理.
这 sc16c2552 是 一个 upward 解决方案 那 提供 一个 双 uart 能力 和
16 字节 的 transmit 和 receive 先进先出 记忆, instead 的 毫无 在 这 16c450. 这
sc16c2552 是 设计 至 工作 和 高 速 modems 和 shared 网络
环境 那 需要 快 数据 处理 时间. 增加 效能 是
认识到 在 这 sc16c2552 用 这 transmit 和 receive fifos. 这个 准许 这
外部 处理器 至 handle 更多 networking tasks 在里面 一个 给 时间. 在 增加,
这 四 可选择的 receive 先进先出 触发 中断 水平 是 uniquely 提供 为
最大 数据 throughput 效能 特别 当 运行 在 一个 multi-频道
环境. 这 先进先出 记忆 非常 减少 这 带宽 必要条件 的 这
外部 controlling cpu, 增加 效能, 和 减少 电源 消耗量.
这 sc16c2552 是 有能力 的 运作 至 1.5 mbits/s 和 一个 24 mhz. 和 一个 结晶
或者 外部 时钟 输入 的 7.3728 mhz, 这 用户 能 选择 数据 比率 向上 至
460.8 kbits/s.
这 rich 特性 设置 的 这 sc16c2552 是 有 通过 内部的 寄存器.
可选择的 receive 先进先出 触发 水平, 可选择的 TX 和 RX 波特 比率, 和 modem
接口 控制 是 所有 标准 特性.
6.1 uart 一个-b 功能
这 UART 提供 这 用户 和 这 能力 至 bi-directionally 转移 信息
在 一个 外部 cpu, 这 SC16C2552 包装, 和 一个 外部 串行 设备. 一个
逻辑 0 在 碎片 选择 管脚 cs, 和 一个 逻辑 1 在 chsel 准许 这 用户 至 configure,
send 数据, 和/或者 receive 数据 通过 uart 频道 一个. 一个 逻辑 0 在 碎片 选择 管脚 CS
和 一个 逻辑 0 在 chsel 准许 这 用户 至 configure, send 数据, 和/或者 receive 数据
通过 uart 频道 b. 单独的 频道 选择 功能 是 显示 在 Table 3.
在 一个 写 模式 循环, 这 设置 的 afr[0] 至 一个 逻辑 1 将 override 这 chsel
选择 和 准许 一个 同时发生的 写 至 两个都 uart 频道 sections. 这个
函数的 能力 准许 这 寄存器 在 两个都 uart 途径 至 是 modified
concurrently, 节省 单独的 频道 initialization 时间. 提醒 应当 是
考虑, 不管怎样, 当 使用 这个 能力. 任何 在-处理 串行 数据 转移
将 是 disrupted 用 changing 一个 起作用的 频道’s 模式.
表格 3: 串行 端口 选择
碎片 选择 函数
CS = 1 毫无
CS = 0 uart 频道 选择 作 跟随:
CHSEL = 1: uart 频道 一个
CHSEL = 0: uart 频道 b
: 点此下载
