ICS270
mds 270 b
1
修订 040705
整体的 电路 系统, 公司
●
525 race 街道, san jose, ca 95126
●
电话 (408) 297-1201
●
www.icst.com
triple pll 地方 可编程序的 vcxo 时钟 synthesizer
初步的 信息
描述
这 ics270 地方 可编程序的 vcxo 时钟
synthesizer 发生 向上 至 第八 高-质量,
高-频率 时钟 输出 包含 多样的
涉及 clocks 从 一个 低-频率 结晶 输入. 它
是 设计 至 替代 结晶s 和 结晶 oscillators 在
大多数 电子的 系统.
使用 ics’ versaclock
TM
软件 至 配置 plls
和 输出, 这 ics270 包含 一个 一个-时间
可编程序的 (otp) 只读存储器 为 地方 programmability.
程序编制 特性 包含 vcxo, 第八 可选择的
配置 寄存器 和 向上 至 二 sets 的 四
低-skew 输出.
使用 阶段-锁 循环 (pll) 技巧, 这
设备 runs 从 一个 标准 基本的 模式,
inexpensive 结晶, 或者 时钟. 它 能 替代 vcxos,
多样的 crystals 和 oscillators, 节省 板 空间
和 费用.
这 ics270 是 也 有 在 工厂 编写程序
custom 版本 为 高-容积 产品.
特性
•
packaged 作 20-管脚 tssop
•
第八 addressable 寄存器
•
替代 多样的 crystals 和 oscillators
•
输出 发生率 向上 至 200 mhz 在 3.3 v
•
输入 结晶 频率 的 5 至 27 mhz
•
向上 至 第八 涉及 输出
•
向上 至 二 sets 的 四 低-skew 输出
•
运行 电压 的 3.3 v
•
controllable output 驱动 水平
•
先进的, 低-电源 cmos 处理
•
有 在 铅 (含铅的) 自由 包装
块 图解
电压
控制
结晶
振荡器
地
2
3
VDD
PDTS
PLL2
PLL3
分隔
逻辑
和
输出
使能
控制
s2:s0
CLK1
CLK8
CLK7
CLK6
CLK5
CLK4
CLK3
CLK2
3
OTP
只读存储器
和
PLL
值
X2
结晶
外部 电容
是 必需的.
X1
PLL1
VIN
: 点此下载
