K4S161622D cmos sdram
设备 行动
地址 输入 (a0 ~ a10/ap)
: 在 情况 x 4
这 21 地址 位 是 必需的 至 decode 这 2,097,152 文字
locations 是 多路复用 在 11 地址 输入 管脚 (一个0~ 一个10/
ap).这 11 位 行 地址 是 latched along 和RAS和
ba 在 bank 活动 command. 这 10 位 column
地址 是 latched along 和CAS,我们和 ba 在 读
或者 写 command.
: 在 情况 x 8
这 20 地址 位 是 必需的 至 decode 这 1,048,576 文字
locations 是 多路复用 在 11 地址 输入 管脚 (一个0~ 一个10/
ap). 这 11 位 行 地址 是 latched along 和RAS和
ba 在 bank 活动 command. 这 9 位 column 地址
是 latched along 和CAS,我们和 ba 在 读 或者 写
command.
: 在 情况 x 16
这 19 地址 位 是 必需的 至 decode 这 524,288 文字
locations 是 多路复用 在 11 地址 输入 管脚 (一个0~ 一个10/
ap). 这 11 位 行 地址 是 latched along 和RAS和
ba 在 bank 活动 command. 这 8 位 column 地址
是 latched along 和CAS,我们和 ba 在 读 或者 写
command.
nop 和 设备 deselect
当RAS,CAS和我们是 高, 这 sdram 执行 非
运作 (nop). nop 做 不 initiate 任何 新 运作, 但是
是 需要 至 完全 行动 这个 需要 更多 比 sin-
gle 时钟 循环 像 bank 活动, burst 读, 自动 refresh, 等
这 设备 deselect 是 也 一个 nop 和 是 entered 用 asserting
CS高.CS高 使不能运转 这 command 解码器 所以 那RAS,
CAS,我们和 所有 这 地址 输入 是 ignored.
电源-向上
sdrams 必须 是 powered 向上 和 initialized 在 一个 前-
定义 manner 至 阻止 未阐明的 行动.
1. 应用 电源 和 开始 时钟. 必须 维持 cke= "h", dqm=
"h" 和 这 其它 管脚 是 nop 情况 在 这 输入.
2. 维持 稳固的 电源, 稳固的 时钟 和 nop 输入 情况
为 一个 最小 的 200us.
3. 公布 precharge commands 为 两个都 banks 的 这 设备.
4. 公布 2 或者 更多 自动-refresh commands.
5. 公布 一个 模式 寄存器 设置 command 至 initialize 这 模式 reg-
ister.
cf.) sequence 的 4 &放大; 5 是 regardless 的 这 顺序.
这 设备 是 now 准备好 为 正常的 运作.
时钟 (clk)
这 时钟 输入 是 使用 作 这 涉及 为 所有 sdram opera-
tions. 所有 行动 是 同步 至 这 积极的 going 边缘
的 这 时钟.
这 时钟 transitions 必须 是 monotonic 在
VIL和 vIH. 在 运作 和 cke 高 所有 输入 是
assumed 至 是 在 一个 有效的 状态 (低 或者 高) 为 这 持续时间 的
设置-向上 和 支撑 时间 周围 积极的 边缘 的 这 时钟 在 顺序
至 函数 好 q 执行 和 iCC规格.
时钟 使能 (cke)
这 时钟 使能(cke) 门 这 时钟 面向 sdram. 如果 cke
变得 低 synchronously 和 时钟 (设置-向上 和 支撑 时间 是 这
一样 作 其它 输入), 这 内部的 时钟 是 suspended 从 这
next 时钟 循环 和 这 状态 的 输出 和 burst 地址 是 fro-
zen 作 长 作 这 cke 仍然是 低. 所有 其它 输入 是 ignored
从 这 next 时钟 循环 之后 cke 变得 低. 当 所有 banks
是 在 这 空闲 状态 和 cke 变得 低 synchronously 和 时钟,
这 sdram enters 这 电源 向下 模式 从 这 next 时钟
循环. 这 sdram 仍然是 在 这 电源 向下 模式 ignoring
这 其它 输入 作 长 作 cke 仍然是 低. 这 电源 向下
exit 是 同步的 作 这 内部的 时钟 是 suspended. 当
cke 变得 高 在 least "1clk + tSS" 在之前 这 高 going 边缘
的 这 时钟, 然后 这 sdram 变为 起作用的 从 这 一样
时钟 边缘 accepting 所有 这 输入 commands.
bank 地址 (ba)
: 在 情况 x 4
这个 sdram 是 有组织的 作 二 独立 banks 的
2,097,152 words x 4 位 记忆 arrays. 这 ba 输入 是 latched
在 这 时间 的 assertion 的RAS和CAS至 选择 这 bank 至 是
使用 为 这 运作. 这 bank 选择 ba 是 latched 在 bank
起作用的, 读, 写, 模式 寄存器 设置 和 precharge 行动.
: 在 情况 x 8
这个 sdram 是 有组织的 作 二 独立 banks 的
1,048,576 words x 8 位 记忆 arrays. 这 ba 输入 是 latched
在 这 时间 的 assertion 的RAS和CAS至 选择 这 bank 至 是
使用 为 这 运作. 这 bank 选择 ba是 latched 在 bank
起作用的, 读, 写, 模式 寄存器 设置 和 precharge 行动.
: 在 情况 x 16
这个 sdram 是 有组织的 作 二 独立 banks 的 524,288
words x 16 位 记忆 arrays. 这 ba 输入 是 latched 在 这
时间 的 assertion 的RAS和CAS至 选择 这 bank 至 是 使用
为 这 运作. 这 bank 选择 ba 是 latched 在 bank 起作用的,
读, 写, 模式 寄存器 设置 和 precharge 行动.
: 点此下载
