MT9126
初步的 信息
8-36
注释:
所有 unused 输入 应当 是 连接 至 逻辑 低 或者 高 除非 否则 陈述. 所有 输出 应当 是 left 打开 电路 当 不 使用.
所有 输入 有 ttl 兼容 逻辑 水平 除了 为 mclk 这个 有 cmos 兼容 逻辑 水平 和 pwrdn
这个 有 施密特
触发 兼容 逻辑 水平.
所有 输出 是 cmos 和 cmos 逻辑 水平 (看 直流 电的 特性).
19
20
21
MS1
MS2
MS3
模式 选择 1, 2 和 3 (输入).
模式 选择 为 所有 四 encoders.
MS3
MS2 MS1 模式
0 0 0 32 kbit/s adpcm
0 0 1 24 kbit/s adpcm
0 1 0 16 kbit/s adpcm 在 en1/enb1 当 sel=0
在 en2/enb2 当 sel=1
0 1 1 adpcm 绕过 为 32 kbit/s 和 24 kbit/s
1 0 0 adpcm 绕过 为 16 kbit/s
1 0 1 pcm 绕过 (64 kbit/s) 至 pcm1 如果 sel=0, pcm2 如果 sel=1
1 1 0 algorithm 重置 (itu-t optional 重置)
1 1 1 adpcmo 使不能运转
22 V
DD
积极的 电源 供应.
nominally 5 伏特 +/-10%
23 ADPCMi 串行 adpcm stream ( 输入).
128 kbit/s 至 4096 kbit/s 串行 adpcm 文字 输入
stream. 数据 位 是 clocked 在 在 下落 边缘 的 bclk 在 ssi 模式 和 clocked 在 在
这 3/4 位 边缘 的 mclk 在 st-总线 模式.
24 ADPCMo 串行 adpcm stream (输出).
128 kbit/s 至 4096 kbit/s 串行 adpcm 文字 输出
stream. 数据 位 是 clocked 输出 用 rising 边缘 的 bclk 在 ssi 模式 和 clocked 输出 用
mclk 分隔 用 二 在 st-总线 模式.
25
26
27
MS4
MS5
MS6
模式 选择 4, 5 和 6 (输入).
模式 选择 为 所有 四 decoders.
MS6
MS5 MS4 模式
0 0 0 32 kbit/s adpcm
0 0 1 24 kbit/s adpcm
0 1 0 16 kbit/s adpcm 在 en1/enb1 当 sel=0
在 en2/enb2 当 sel=1
0 1 1 adpcm 绕过 为 32 kbit/s 和 24 kbit/s
1 0 0 adpcm 绕过 为 16 kbit/s
1 0 1 pcm 绕过 (64 kbit/s) 至 pcm1 如果 sel=0, pcm2 如果 sel=1
1 1 0 algorithm 重置 (itu-t optional 重置)
1 1 1 pcmo1/2 使不能运转
28 EN2 使能 strobe 2 (输出).
这个 8 位 宽, 起作用的 高 strobe 是 起作用的 在 这 b2
pcm 频道 在 st-总线 模式. 强迫 至 高 阻抗 当 直线的=1.
管脚 描述
管脚 # 名字 描述
: 点此下载
