áç
áçáç
áç
3.3v 和 5v duart 和 128-字节 先进先出
XR16C2852
rev. 2.0.0
6
2.0 函数的 描述
2.1 cpu i
NTERFACE
这 cpu 接口 是 8 数据 位 宽 和 3 地址
线条 和 控制 信号 至 execute 数据 总线 读 和
写 transactions. 这 2852 数据 接口 supports
这 intel 兼容 类型 的 cpus 和 它 是 compati-
ble 至 这 工业 标准 16c550 uart. 非 时钟
(振荡器 也不 外部 时钟) 是 必需的 至 运作 一个
数据 总线 transaction. 各自 总线 循环 是 异步的
使用 cs#, ior# 和 iow# 信号. 两个都 uart
途径 share 这 一样 数据 总线 为 host opera-
tions. 这 数据 总线 interconnections 是 显示 在
图示 3.
.
2.2 D
EVICE
R
ESET
这 重置 输入 resets 这 内部的 寄存器 和 这
串行 接口 输出 在 两个都 途径 至 它们的 de-
故障 状态 (看 表格 16 在 页 31). 一个 起作用的 高
脉冲波 的 变长 比 40 ns 持续时间 将 是 必需的 至
活动 这 重置 函数 在 这 设备.
2.3 D
EVICE
I
DENTIFICATION
和
R
EVISION
这 xr16c2852 提供 一个 设备 identification
代号 和 一个 设备 修订 代号 至 distinguish 这
part 从 其它 设备 和 revisions. 至 读 这
identification 代号 从 这 part, 它 是 必需的 至 设置
这 波特 比率 发生器 寄存器 dll 和 dlm 两个都
至 0x00. now 读 这 内容 的 这 dlm 将 pro-
vide 0x12 为 这 xr16c2852 和 读 这 con-
tent 的 dll 将 提供 这 修订 的 这 部分; 为 ex-
ample, 一个 读 的 0x01 意思 修订 一个.
2.4 C
HANNEL
一个
和
b s
ELECTION
这 uart 提供 这 用户 和 这 能力 至 bi-
directionally 转移 信息 在 一个 外部
cpu 和 一个 外部 串行 交流 设备. 一个
逻辑 0 在 碎片 选择 管脚 (cs#) 准许 这 用户 至 se-
lect 这 uart 和 然后 使用 这 频道 选择
(chsel) 管脚, 这 用户 能 选择 频道 一个 或者 b 至
配置, send transmit 数据 和/或者 unload receive
数据 至/从 这 uart. 单独的 频道 选择 func-
tions 是 显示 在 表格 1.
F
IGURE
3. xr16c2852 d
ATA
B
美国
I
NTERCONNECTIONS
VCC
VCC
(op2a#)
DSRA#
CTSA#
RTSA#
DTRA#
RXA
TXA
RIA#
CDA#
(op2b#)
DSRB#
CTSB#
RTSB#
DTRB#
RXB
TXB
RIB#
CDB#
地
A0
A1
A2
uart_cs#
uart_chsel
IOR#
IOW#
D0
D1
D2
D3
D4
D5
D6
D7
A0
A1
A2
CS#
CHSEL
D0
D1
D2
D3
D4
D5
D6
D7
IOR#
IOW#
UART
频道 一个
UART
频道 b
uart_intb
uart_inta
INTB
INTA
(rxrdya#)
TXRDYA#
(rxrdya#)
TXRDYA#
(rxrdyb#)
TXRDYB#
(rxrdyb#)
TXRDYB#
uart_重置 重置
串行 接口 的
rs-232, rs-485
串行 接口 的
rs-232, rs-485
2750int
(baudoutb#)
(baudouta#)
管脚 在 parentheses 变为 有 通过 这 mf# 管脚. mf# 一个/b 变为 rxrdy# 一个/b 当 afr[2:1] = '10'. mf# a/b 变为 op2# a/b
当 afr[2:1] = '00'. mf# 一个/b 变为 baudout# 一个/b 当 afr[1:0] = '01'.
: 点此下载
